[VHDL编程] verilog

说明：vhdl学习资料 清华大学信息学院课件 绝对值得下载-Tsinghua University, studying information vhdl Institute information is worth courseware download
<wade> 在 2025-02-04 上传 | 大小：771kb | 下载：1

[VHDL编程] lcd12864--zhongjiban

说明：这是本人的一个小练习，简单的实现了LCD12864的初始化，清零，数据显示及开关控制。已仿真通过。请参考。-this is a personal practice of LCD12864,it simply accompolishes some functions.
<guocan> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] sync_fifo

说明：这个实现了一个异步的fifo ,通过同步的方法把异步fifo变为同步的fifo来实现，简化了硬件实现的工程-This implements an asynchronous fifo, by synchronizing the asynchronous method into a synchronous fifo fifo to achieve, simplifying the hardware implementation of the
<wangtao> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] yuying

说明：一个用 MAX puls编写的 语音存储程序，可以直接使用-A speech written by MAX puls stored procedures, you can directly use ~ ~
<张哲> 在 2025-02-04 上传 | 大小：772kb | 下载：0

[VHDL编程] DE2_labs_verilog

说明：This the code writing on verilog-This is the code writing on verilog
<ABC> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] ethernet.tar

说明：verilog写的以太网硬件模型，使用xilinx FPGA，ieee802.3ae-an ethernet model in Verilog，using a Xilinx FPGA，and the function：IEEE 802.3ae Media Access Control (MAC) Parameters, Physical Layers, and Management Parameters for 10 Gb/s O
<AricSnow> 在 2025-02-04 上传 | 大小：770kb | 下载：0

[VHDL编程] qam16

说明：实现16进制的QAM调制， 编译通过-Achieve 16 to 229 QAM modulation, achieve 16 to 229 QAM modulation, compiled by
<孙靖逸> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] mendianlu

说明：用VHDL语言描述了各种门电路，与门，或门，非门，与非，或非-VHDL language describes the various gates, AND gates, OR gates, NAND, NAND, NOR, etc.
<魏银玲> 在 2025-02-04 上传 | 大小：770kb | 下载：0

[VHDL编程] CPLDUART

说明：文件列表
<裴峰> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] ethmac10g_latest.tar

说明：ethmac10g_latest是用verilog编写的10gbps的以太网mac，对工程开发非常有用！-ethmac10g_latest is written in verilog 10gbps Ethernet mac, very useful for the development of the project!
<hezigang> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] ethmac10g_latest.tar

说明：10G高速以太网mac VERILOG源码 可仿真可实现-10G high speed Ethernet MAC verilog code can be used for synthesis or inplementation
<王凯> 在 2025-02-04 上传 | 大小：771kb | 下载：0

[VHDL编程] DE2_labs_verilog

说明：Quartus 14.1 download
<phanvanky> 在 2025-02-04 上传 | 大小：771kb | 下载：0