[VHDL编程] digital_clock

说明：用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者-verlog language with a good addendum to the comprehensive experiment, particularly suitable for FPGA/CPLD beginners
<leolili> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] chuankou

说明：用硬件VHDL语言实现的串口通信的试验代码，可用来代替单片机的工作对串口进行测试。-VHDL language used hardware realize the serial communication of test code that can be used to replace the work of single-chip serial port for testing.
<姚大雷> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] caisezhuanhuan

说明：现色彩空间转换R’G’B’ to Y’CbCr的VHDL源代码。-Kabuki现rough cleaning转Connaught distance RGB to Y CbCr cavity VHDL Daitou Tungsten measurements 。
<姚大雷> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] state

说明：
<ispsubb> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] VHDLcodingStyle

说明：VHDL设计编码规范 VHDL设计编码规范-VHDL Design Coding Design Coding VHDL specification norms
<LXG> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] MB

说明：vhdl秒表程序,从书上看到的例子，试了可以，值得学习。-vhdl stopwatch program, from the book to see examples of the test can be, it is worth learning.
<张双洋> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] 66

说明：ABEL语言使用入门，verilog 和VHDL之外的一种硬件描述语言-ABEL hardware descr iption language
<wenhuaitao> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] multiclock_whitepaper

说明：ASIC中多时钟域处理方法白皮书。描述了ASIC设计/FPGA设计中跨时钟域信号的处理方法。-ASIC in the multi-clock domain approach the White Paper. Describes the ASIC design/FPGA design in the inter-clock domain signal processing methods.
<forrest1> 在 2025-03-11 上传 | 大小：267kb | 下载：0

[VHDL编程] FPGA_uart

说明：利用FPGA实现串口数据和电脑之间的相互发送和接收-Using FPGA to achieve mutually send and receive serial data between computer
<11223> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] FPGA--Hammingcode

说明：FPGA实现扩展的海明校验码，本程序用于冗余存储器的校验-Hamming Code
<sunjn> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] test4

说明：本实验要求完成一个二十进制的计数器，并且通过数码管进行静态显示。在 实验中时， 选择系统时钟作为输入时钟（ clk），，用两个按键输入， 当键 8 高电平， 进行复位，当键 8 低电平，键 7 高电平时，进行时能计数，所计的数在数码管上 进行显示。-This experiment requires the completion of a two-decimal counter and through digital stat
<小方> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] seqdet

说明：基于verilog hdl的10010序列检测器。-10010 sequence detector based on Verilog hdl.
<hdwahfi> 在 2025-03-11 上传 | 大小：266kb | 下载：0