[VHDL编程] dpll0227

说明：DPLL同步提取有一定效果-DPLL simultaneously extract a certain effect 11111111111111111111111
<s> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] Synthesisofverilog

说明：一篇有用的Verilog语言综合问题研究-a useful comprehensive Verilog language study
<wrrkaixin> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] 20044841

说明：vhdl编写的自动售货机程序，可以实现一个和多个商品的售货-VHDL procedures for the preparation of a vending machine, you can achieve one or more of sales of goods
<李寻> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] div_js

说明：技术分频器。把时钟分为奇数个，好像我做出来是个通用的。-Technology divider. The clock is divided into odd-numbered months, as I make out is a common.
<catalina> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] freq_cnt

说明：利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
<梁光辉> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] miller_decode

说明：miller整体解码模块没有作成功，但是应该离重点不远。有高手给指点下把-miller overall lack of success of decoding module, but the focus should be not far away. Have a master to the point under the
<kinki> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] SHUMAGUAN

说明：数码管动态显示0到9数码管动态显示0到9-SHUMAGUAN
<何言明> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] m2

说明：i2c buc controller is a connection oriented protocal and it is a serial bus data communication purpose
<anji> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] counter

说明：ISE,工程，couter, 计数器，详细的功能实现。-The counter, based on SPARTAN-3E of xilinx，using ISE
<taq> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] can2spec

说明：CAN Specification for people looking forward to design Verification IPs and design IPs
<jijo> 在 2025-03-11 上传 | 大小：266kb | 下载：0

[VHDL编程] 7_1

说明：电路端口为：异步清零输入端口rst，输入时钟clk_in，输出时钟clk_out。并分别采用两种以上的方法实现。(Frequency divider circuit port is: Asynchronous Clear input port rst, input clock clk_in, output clock clk_out. And use two or more methods to achieve.)
<白学 > 在 2025-03-11 上传 | 大小：265kb | 下载：0

[VHDL编程] 基于FPGA的等精度频率计的设计

说明：基于FPGA的频率计，采用的方法为等精度。(Frequency meter based on FPGA)
<juese > 在 2025-03-11 上传 | 大小：265kb | 下载：1