[VHDL编程] LabA1Design2

说明：设计模式比较器电路：电路的输入为两个8位无符号二进制数a、b和一个模式控制信号m；电路的输出为8位无符号二进制数y。当m=0时，y=MAX(a,b) 而当m=1时，则y=MIN(a,b)。要求用多层次结构设计电路，即调用数据选择器和比较器等基本模块来设计电路。-Design pattern comparator circuit: circuit input as two 8-bit unsigned binary numbers a,
<Peter> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] crc32

说明：循环冗余校验码，CRC32算法的Verilog代码-Cyclic redundancy check code, CRC32 algorithm Verilog code
<陈飞> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] basic-vanding-code

说明：basic vandig code vhdl
<micky> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] lagrange

说明：对原信号进行拉格朗日插值运算，实现信号重采样-The original signal Lagrange interpolation operation, to achieve signal resampling
<张斌泽> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic-light-control-verilog-code

说明：交通灯控制器verilog代码，实现交通灯的控制-traffic light control verilog code
<徐以为> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] self-drink-seller-verilog-code

说明：饮料自动售卖机的verilog代码，实现各种情况下饮料的购买-self-drink seller verilog code
<徐以为> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] seria-to-parallel

说明：主要用来实现数据串并转换功能，内附2种实现程序-serial to parallel converter verilog code
<徐以为> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] telephone-cost-metering

说明：该程序用来实现电话计时以算取费用，比较简单-telephone cost metering verilog code
<徐以为> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] servo

说明：Verilog编写的辉盛9g舵机控制程序，clk：25MHz，输入角度（0~180），输出PWM，直接连到舵机引脚上即可使用-Verilog prepared Fraser 9g servo control procedures, clk: 25MHz, input angle (0 to 180), the output PWM, directly connected to the steering pin can be used
<张立嘉> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] cpld_read_adc

说明：在可编程逻辑器件cpld里读8通道模数转换器adc的值-themodule read the value of 8 channels ADC in cpld
<jimmy> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Altera-FPGA_CPLD-Design

说明：Altera FPGA/CPLD设计（基础篇），非常好的 FPGA入门教程-Altera FPGA/CPLD design (Basics), very good FPGA Tutorial
<李洁> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] iicslave

说明：iic代码 这个是作为从机是接受数据是没有问题的 我已经验证过是可以用的额 -iic this communication code fpga have a slave ,the code test ok
<王宁> 在 2025-01-19 上传 | 大小：1kb | 下载：0