资源列表
[VHDL编程] Add_Sub_4_Bit
说明：这个是vhdl中很简单并且很基础的adder减法编码 主要是为以后的学习ram编码做准备 其中包括fulladder和halfadder-This is a very simple and very vhdl based adder coding is mainly for future learning ram preparation including fulladder coding and halfadder<zhangzicong> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] multi
说明：这个只是在vhdl中符合4bit adder的乘法code内带test 可放心使用都是小弟已经检测过的-This just in line with 4bit adder vhdl multiplication code can be freely used within the zone test are brother had been detected<zhangzicong> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] FPGA_multiplier
说明：本源码是用verilog语言编写的FPGA乘法器，可以输入两个8位数据，出输16位结果。-The source code is written in verilog FPGA multiplier, you can enter two 8-bit data, the output 16 results.<黄华> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] FPGA_Divider
说明：本源码是用verilog语言编写的FPGA的除法器和74LS138及D触发器模块。-The source code is written in verilog FPGA divider and 74LS138 and D flip-flop modules.<黄华> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] FPGA_8bitLED
说明：本源码是用verilog编写的FPGA程序，其中包括了7段数码管显示模块和8位转换器。-The source code is written in verilog FPGA program, including 7-segment LED display module and 8-bit converters<黄华> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] 2stageMillerC2012v6
说明：带米勒补偿效应的二级运算放大器实现电路图，在Hspice中实现的代码-Two operational amplifiers with Miller compensation effect achieved schematics, code implemented in Hspice<zzt> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] tb_asy_fifo
说明：the testbench of asynchronous fifo-test the logic function of asynchronous fifo<张余> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] fpgawritetoram
说明：fpga向RAM中写数据，数据宽度32位，利用VHDL编写。-FPGA write data to ram in 32bit data bus,write in VHDL.<likai> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] sequential-detector
说明：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试-With a state machine sequence detector design, and its simulation and hardware testing<梦> 在 2025-01-19 上传 | 大小：1kb | 下载：0