[VHDL编程] ColorBar

说明： verilog 视频领域 黑场信号产生-verilog field of video black burst signal is generated
<zhaoyao> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] m_xulie

说明：在quaritusII的开发环境下，verilog语言编写的m序列发生器代码，这种算法简短而有效，非常实用。-In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.
<王子> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm_simple

说明：一个非常容量理解的PWM模块，采用了计数器的原理设计，可以用来扩展-A great capacity to understand the PWM module, using a counter design principle, can be used to extend
<l> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] mul24_out48

说明：24位数据和24数据相乘得到28位结果。注重面积的优化，采用时钟循环加减的做法。-24-bit data and 24 data obtained by multiplying 28 results. Focus on the area of ​ ​ optimization, the use of the clock cycle subtraction approach.
<l> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] infrared_carrier

说明： 红外载波的发送模块，可以用于载波产生，设计很简单，容易看懂。-IR carrier transmission module can be used for carrier generation, the design is very simple, easy to understand.
<l> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] infrared_receive

说明： 红外接收处理，根据外部波形记录波形的高低电平时间，从而得到波形数据。-Infrared receiver processing, according to the external waveform waveform record high and low times, resulting waveform data.
<l> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] code1

说明：实现50MHz时钟分频，点亮fpga开发板的led灯，并且让数码管动态显示电子计时-Implementation of 50MHz clock frequency, the LED lights FPGA development board, and make digital tube dynamic display of electronic timing
<hanchangli> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] gen_divd

说明：FPGA分频器，verilog语言版本，通过实例化参数实现任意整数倍分频-FPGA divider, verilog language version, by instantiating an arbitrary integer multiple parameters Divide
<毛昱枫> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] randomization

说明：伪随机序列应用设计:利用verilog代码实现伪随机信号的产生-Pseudo-random sequence application design: the use of pseudo-random signals verilog code generation
<祖兴水> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] sw_debounce

说明：Lesson 9 BJ-EPM240学习板实验2——按键消抖实验-Key debounce
<卢磊> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] New-Compressed-(zipped)-Folder-(4)

说明：verilog code for sequence detection implemented on FPGA using quartus simulator
<MPJ> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] New-Compressed-(zipped)-Folder-(5)

说明：traffic light controller verilog code modelsim tested
<MPJ> 在 2025-02-01 上传 | 大小：1kb | 下载：0