[VHDL编程] FT_LUT6_L

说明：Verilog of XILINX LUT6 of Xilinx-Verilog of XILINX LUT6 of Xilinx
<Jahid> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] GF-(q)-multiplier-design

说明：伽罗华域GF（q）乘法器设计,FPGA实现-Galois field GF (q) multiplier design, FPGA realization
<吴敏> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] div

说明：除法器设计，基于FPGA，实现除法运算，在实物上测试通过-Divider design, based on FPGA, to achieve the division on the physical test
<吴敏> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] random

说明：伪随机序列应用设计，应用与产生伪随机序列，FPGA实现-Pseudo-random sequence application design, application and generate a pseudo-random sequence, FPGA realization
<吴敏> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 1111-Sequence-Detection

说明：1111序列检测的设计VHDL代码，用状态机实现111序列检测的设计，如果检测到正确的序列，则led灯亮起，否则熄灭-1111 Sequence Detection design VHDL code, using the state machine to achieve 111 Sequence Detection design, if it detects the correct sequence, led lights, other
<syt> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] liushuishichazhaobiao

说明：（一）取得I1，取得I2。 （二）正值化I1 和I2。 （三）正值化后的I1 和I2 送往查表。 （四）取得查表结果Q1_Sig 和Q2_Sig 然后相减-(a) to obtain I1, I2. (two) in I1 and I2. (three) in after I1 and I2 to the table. (four) obtain look-up table results of Q1_Sig a
<yuzhuangzhi> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] pci1

说明：如果想为了以后的2k平台兼容就最好编wdm，因为windows2k不支持vxd，而且以后的发展wdm肯定要代替vxd了。不过由于我找到的资料基本上都是介绍vxd的，感觉vxd的技术好像更成熟一点，编的人更多一点，所以偷了一下懒（惭愧），就没有去研究wdm，就选择了vxd。-If you want to later edit 2k on the best platform compatible wdm, because windows2k
<luo> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] MessureDistance

说明：使用HC-SR04超声波测量距离IP，精确度达1mm，最远4m程序有详细的注释。-Use HC-SR04 ultrasonic distance measuring IP, an accuracy of 1mm, the farthest 4m procedures detailed notes.
<郭雄> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] serial_to_para

说明：verilog状态机实现并串转换serial_to_para,本人已调试并仿真成功，绝对可用-verilog state machine and string conversion，i think it is very important to someone who is ready to learn verilog
<范志荣> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] fsm_seq0101

说明：verilog状态机实现的序列检测器，本人仿真通过，绝对可用，欢迎大家下载学习。-verilog state machine sequence detector simulation by himself, absolutely free, welcome to download the study.
<范志荣> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] trafficlight

说明：本人编写的简易交通灯程序，希望对大家有用，并欢迎批评指正-I prepared a simple traffic light program, I hope useful for everyone, and welcome criticism.
<范志荣> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] lock

说明：本人编写的verilog程序密码锁，已仿真通过，欢迎大家下载并指正批评，互相学习。-I write verilog program locks have been through simulation, welcome to download and correct criticism, learn from each other.
<范志荣> 在 2025-01-19 上传 | 大小：1kb | 下载：0