[VHDL编程] dpll2

说明：数字锁相环的vdhl实现，鉴相器，计数器，压控振荡器，和分频器-Vdhl DPLL implementation, the phase detector, a counter, a voltage controlled oscillator, and a frequency divider
<朱小波> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ADDER16B

说明：16位加法器,用于计算比较大的数据，希望对大家有帮助，多点下载，非常感-sixty bit adder
<liuchuan> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ARITHMETIC

说明：算术乘法器，这是我自己设计的算术乘法器，是用VHDL语言设计的，希望对大家有帮助-Arithmetic multiplier, this is my own design arithmetic multiplier, is designed with VHDL language, and they hope to help everyone
<liuchuan> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] police_siren

说明：警察车的声音，利用verilog编写，可以下载到PFGA，已经在altera cycloneIII芯片上验证成功-The sound of the police car, use verilog to write, can be downloaded to PFGA, has proved to be successful on the chip altera cycloneIII
<覃继良> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] vender1

说明：Vending Machine Controller Verilog Source Code
<scpark> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2

说明：使用verilog来对ps2的解码，使大家对ps2更好的理解。-Use verilog to decode for ps2, ps2 make everyone a better understanding.
<王世豪> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] chuankou

说明：。典型的RS232 信号在正负电平之间摆动，在发送数 据时，发送端驱动器输出正电平在+5～+15V，负电平在-5～-15V 电平。接收器典型的工作电 平在+3～+12V 与-3～-12V 之间。-. Typical RS232 signal level swing between positive and negative, when data is transmitted, the transmitter side drive
<王世豪> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：该工程设计需要在VGA 显示器上显示背景为蓝色，中央显示一个绿色的边框和一个粉 色的矩形-The project design requires a VGA monitor to display a blue background, the central display a green border and a pink rectangle
<王世豪> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] shumaguan

说明：该实验实现一个两位数码管同时从0 到F 循环递增的功能。-The experimental realization of a two digital tube while loop increments from 0 to F function.
<王世豪> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mux16

说明：在该实验中就是要利用时序逻辑设计方法来设计一个16 位乘法器-In this experiment is to use sequential logic design method to design a 16-bit multiplier
<王世豪> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] sram

说明：该实验实现了对SRAM 的每一个地址进行遍历读写操作，然后比对读写前后的数据是否 正确，最后通过一个LED 灯的亮灭进行指示-The experimental realization of the SRAM to traverse each address read and write operations, and then compared before and after the data is read Correct,
<王世豪> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic

说明：verilog编写的十字路*通灯控制程序，每个方向四盏灯，红黄绿和左拐-verilog prepared crossroads traffic lights control procedures in each direction, four lights, red yellow and green and turn left
<lnn> 在 2025-01-19 上传 | 大小：1kb | 下载：0