[VHDL编程] Adder

说明：Gate level implementation of two single bit Full Adder & Half Adder.
<Kapsy> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] sn74181

说明：运算alu的设计,并附上运算器的代码检测，简单的描述运算器的作用-Computing alu design
<kingsleyhsu> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] alpha_func

说明：This alphabet generating program in vhdl with various colors and models, i remodelled the oscillator to do this. maybe it will just for fun.-This is alphabet generating program in vhdl with various colors and models, i r
<kalidas> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] jkff.vhd.txt

说明：JK FLIT-FLOPbianyi jian dan li ti
<SILIANG YU> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] alu

说明：可以实现十六种算术运算和逻辑运算的VHDL代码哦，ISE上编译仿真可以运行-Can achieve sixteen kinds of arithmetic and logic operations of the VHDL code Oh, ISE compiled simulation can be run on
<林恩> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] electronic-clock

说明：基于FPGA的电子时钟的七段数码管显示+按键控制verilog程序-FPGA-based electronic clock seven-segment LED display+ button control verilog program
<王鹏> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] fulladd4

说明：全加器代码和测试激励文件，优化的全加器，占用FPGA资源少-Full adder code and test incentives
<张雷> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] Peak_SNR

说明：it describes how to calculate psnr for colorimage
<vksreedhar> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：七段数码管译码器.(Verilog)[FPGA]第一个Verilog程序,七段共阴数码管摸索了好几天,终于能完成敲入代码、综合、仿真、绑定引脚至下载的全套工作了 -. 七段数码管的lookup table module SEG7_LUT ( input [3:0] iDIG, output reg [6:0] oSEG ) always@(iDIG) begin case(iD
<王林林> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] guang_module

说明：TCD1209的驱动程序，可以编译通过的！-TCD1209 driver can be compiled by!
<刘蕾> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] 16-bit-binary-full-adder

说明：16位二进制全加器，带最高位的进位，主要用QUARTUS仿真工具实现-16-bit binary full adder
<peter> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] led_flow

说明：verilog 控制灯的闪烁，运用状态机写的-this code is about the Flicker of light
<胡> 在 2025-02-01 上传 | 大小：1kb | 下载：0