[VHDL编程] manchester_verilog

说明：曼彻斯特编解码Verilog代码 非常好的 速度快，而且资源占用少。 -Manchester codec Verilog code very good speed, but also occupy less resources.
<王鹏> 在 2025-01-19 上传 | 大小：10kb | 下载：0

[VHDL编程] hssdrc.tar

说明：高速SDRAM控制器，并提供仿真测试程序和较详细的文档。-High-speed SDRAM controller, and provide simulation testing procedures and more detailed documents.
<yuhl> 在 2025-01-19 上传 | 大小：415kb | 下载：0

[VHDL编程] EDA_17392

说明：EDA得源码程序，绝对认证。适合EDA实验箱，仿真实验等基础实验-A source EDA procedures, absolute certification. EDA suitable experimental boxes, and so on the basis of simulation experiment
<杨之皓> 在 2025-01-19 上传 | 大小：1.7mb | 下载：0

[VHDL编程] chap8

说明：常用经典典型电路，如全加器，乘法器，如何减小资源-Commonly used classical typical circuit, such as the full adder, multiplier, how to reduce the resources
<王鹏> 在 2025-01-19 上传 | 大小：4kb | 下载：0

[VHDL编程] VGAqudong

说明：基于FPGA的VGA显示驱动源码~适合哪些想要开发VGA接口驱动的朋友-FPGA-based VGA display driver source code ~ for which you want to develop VGA interface driver friend
<杨之皓> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ante

说明：智能天线自适应LMS算法，假设具有4个天线阵元。-Smart antenna adaptive LMS algorithm, the assumption that with four million antenna array.
<黄虎> 在 2025-01-19 上传 | 大小：4kb | 下载：0

[VHDL编程] iir_par

说明：实现了一个四阶，二支路的并行IIR滤波器。-The realization of a fourth-order and second slip parallel IIR filter.
<黄虎> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Barker

说明：实现基于逐码移位法的7位巴克码集中插入式搜索算法。-Shift-by-code-based law 7 Barker Code focus on plug-in search algorithm.
<黄虎> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] bayinhe

说明：八音自动播放电子琴设计 vhdl源码，文件内有具体注释-Autoplay octave flower design VHDL source code, documentation, there are specific notes
<黄利> 在 2025-01-19 上传 | 大小：2kb | 下载：0

[VHDL编程] CpldVhdl

说明：用VHDL语言写的程序包含如下功能：1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口，接在51地址数据总线上，单片机通过访问地址总线上的数据寄存器来控制CPLD-VHDL language used to write the procedure that contains the following functions: 1. Keyboard scan 2. Control of AD converters 3. G
<liubaogui> 在 2025-01-19 上传 | 大小：445kb | 下载：0

[VHDL编程] shiyan14

说明：VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等-VHDL language experimental digital clock function, can be manually adjusted, the set-up à bell, etc.
<> 在 2025-01-19 上传 | 大小：160kb | 下载：0

[VHDL编程] secondwatch

说明：用VERILOG实现的秒表 用VERILOG实现的秒表-Realized by Verilog Verilog achieved using a stopwatch stopwatch
<wwyjs163> 在 2025-01-19 上传 | 大小：384kb | 下载：0