资源列表
[VHDL编程] 实验8 含异步清零和同步使能的计数器的设计
说明:该压缩包内是一个含异步清零和同步清零的计数器,内还有源代码以及说明文档<18azrael> 在 2011-08-25 上传 | 大小:695.3kb | 下载:0
[VHDL编程] electoniclock
说明:摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求.<孙光华> 在 2025-02-06 上传 | 大小:696kb | 下载:0
[VHDL编程] demo32_32bit
说明:基于ALTERA的NIOS系统的车载显示系统-ALTERA NIOS system based on the vehicle display system<cash> 在 2025-02-06 上传 | 大小:696kb | 下载:0
[VHDL编程] uart_fifo_transceiver_verilog
说明:verilog UART FIFO 自发自收 自己验证过 基于EP1C3T开发板的-Verilog UART FIFO internal loopback; tested; based on EP1C3T<清水磐石> 在 2025-02-06 上传 | 大小:695kb | 下载:0
[VHDL编程] vga
说明:Link the VGA adapter located in the altera DE2board to a monitor<nisal senarathne> 在 2025-02-06 上传 | 大小:695kb | 下载:0