[VHDL编程] my_dcm

说明：在xilinx的ISE环境中配置一个DCM组件，可进行查看程序运行的时间。通过串口与终端设备相连-In the Xilinx ISE environment, configure a DCM components, can view the program is running time. Through the serial port and terminal equipment connected to
<张杰> 在 2025-02-06 上传 | 大小：694kb | 下载：0

[VHDL编程] sjcj

说明：通过ADC0809对模拟信号进行采样，然后将转换好的8位数据迅速转存到FPGA内部存储器中，同时增加一个锯齿波发生电路，扫描时钟与地址发生时钟一致。由此完成一个示波器功能！-Through ADC0809 carried out on the analog signal sampling, and then a good 8-bit data conversion转存到rapid internal FPGA memory, at the
<江俊> 在 2025-02-06 上传 | 大小：695kb | 下载：0

[VHDL编程] clock_domain_process

说明：一种将异步时钟域转换成同步时钟域的方法，可节省资源，避免格雷码转换。-A will be converted to asynchronous clock domain synchronous clock domain methods, can save resources, and avoid the Gray code conversion.
<lllixplg> 在 2025-02-06 上传 | 大小：695kb | 下载：0

[VHDL编程] Nios2_H264-AVC_DEC

说明：在Altera开发环境下采用Nios II和硬件加速实现H.264解码的系统方案-The solution uses the Nios II development environment and hardware accelerate to implement H.264 decoding under Altera platform
<Joe Zhu> 在 2025-02-06 上传 | 大小：694kb | 下载：0

[VHDL编程] LCD12864VERILOG

说明：12864lcd点阵显示，已编译成功，verilog语言编写，亲测可用。-12864lcd dot matrix display, has been compiled successfully, verilog language, pro-test is available.
<hdz> 在 2025-02-06 上传 | 大小：694kb | 下载：0

[VHDL编程] addram

说明：小型加法器，并实现结果存储，通过多个存储元件，对32位二进制数进行存储-Small adder, and stores the results achieved through multiple storage devices, the 32-bit binary number for storage
<Vivio> 在 2025-02-06 上传 | 大小：694kb | 下载：0

[VHDL编程] FPGA_232

说明：文件列表
<赵峰> 在 2025-02-06 上传 | 大小：693kb | 下载：0

[VHDL编程] Taxi-Charging-VHDL

说明：一个用VHDL写的出租车计价器例子，采用数码管显示，对里程和费用的显示计算。-Taximeter example, to write a VHDL digital display that displays the calculated mileage and expenses.
<yilin> 在 2025-02-06 上传 | 大小：693kb | 下载：0

[VHDL编程] uart

说明：基于FPGA的UART程序设计，VERILOG HDL语言编写，可实现串口通信，波特率为115200。已通过串口调试助手验证。-FPGA-based UART program design, VERILOG HDL language, enabling serial communication baud rate to 115200. Has been verified through the serial debugging assi
<maike cao> 在 2025-02-06 上传 | 大小：694kb | 下载：0

[VHDL编程] MIPS_shift_32bits

说明：MIPS架构下的32位桶形移位器的verilog源码-32-bit barrel shifter verilog MIPS architecture of the source
<daniel> 在 2025-02-06 上传 | 大小：693kb | 下载：0

[VHDL编程] digital-tube

说明：基于FPGA平台，实现3*3按键在单位数码管上显示相应字符，再次输入其他数字后，将以前数字在四位数码管实现数字移动-FPGA-based platform, 3* 3 button to display the corresponding character in the digital unit, enter the other numbers again, the figures in the previous four digit
<马超> 在 2025-02-06 上传 | 大小：693kb | 下载：0

[VHDL编程] Verilog_ex4

说明：基于FPGA的按下key1键，led0显示SOS信号实验，选用DE1实验板。-Press the key key1 based on FPGA, led0 experiment shows SOS signal
<dp> 在 2025-02-06 上传 | 大小：693kb | 下载：0