资源列表

« 1 2 ... .29 .30 .31 .32 .33 3134.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程seg

说明:用VHDL编写的数码管显示程序(数码管共用数据线),带有进制转换功能-Written in VHDL, digital tube display program (digital control shared data line), with a binary conversion
<jizhen> 在 2025-02-05 上传 | 大小:698kb | 下载:0

[VHDL编程VGA_Shell

说明:this the file that functioning the VGA controller ... and it is workable-this is the file that functioning the VGA controller ... and it is workable..
<clement> 在 2025-02-05 上传 | 大小:698kb | 下载:0

[VHDL编程Xilinx_Altera_FPGAs

说明:Xilinx和Altera FPGAs的电源管理解决方案-Xilinx 和 Altera FPGAs power management solutions
<hwd> 在 2025-02-05 上传 | 大小:698kb | 下载:0

[VHDL编程sr8b

说明:This a shift register of 8bit It includes testbench It works DE2-70 board-This is a shift register of 8bit It includes testbench It works DE2-70 board
<SEOKJO> 在 2025-02-05 上传 | 大小:699kb | 下载:0

[VHDL编程verilog_16_SRAM

说明:一个很好的Verilog测试sram程序-Verilog test sram
<王亮> 在 2025-02-05 上传 | 大小:699kb | 下载:0

[VHDL编程freqency

说明:verilog语言 写的 频率计 ,可在1602液晶上显示,代码齐全,经过验证。-verilog language written in the frequency meter can be displayed on the LCD in 1602, code complete, proven.
<谷向前> 在 2025-02-05 上传 | 大小:699kb | 下载:0

[VHDL编程yibuqingling

说明:含异步清零和同步清零的计数器的设计,内容是源代码,以及相关文件,打开即可-Clear cleared asynchronous and synchronous with the counter design, content source code and related documents, can be opened
< 无名> 在 2025-02-05 上传 | 大小:698kb | 下载:0

[VHDL编程spi_wangxiaozhao

说明:使用fapga EP2C8Q208C8编写的的SPI程序环境quartus9.0-Use fapga EP2C8Q208C8 write their own SPI environment quartus9.0
<王小钊> 在 2025-02-05 上传 | 大小:699kb | 下载:0

[VHDL编程ai32-RTL

说明:verilog code analog output board
<Praveen> 在 2025-02-05 上传 | 大小:698kb | 下载:0

[VHDL编程22324445

说明:SVPWM逆变控制的死区补偿策略,是论文,要的可以下。-SVPWM control of the inverter dead zone compensation strategy, is paper, under the can.
<邓忠飞> 在 2025-02-05 上传 | 大小:699kb | 下载:0

[VHDL编程exp15

说明:本实验的任务就是设计一个秒表,由于计时时钟信号为50MHz,因此需要对系统时钟进行500000分频才能得到。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,分别选用实验箱按键模块的KEY0、KEY1和 KEY2,按下KEY0,系统复位,所有寄存器全部清零;按下KEY2,秒表启动计时;按下KEY1,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下KEY2,秒表继续计时,除非按下KEY0,系统才能复位,显示全部为00
<真三战魂> 在 2025-02-05 上传 | 大小:698kb | 下载:0

[VHDL编程Introduction-_FPGA_mid3

说明:fpga的中级教程,中级3_数字电路提高,请认真学习-fpga intermediate tutorial, intermediate 3_ improve digital circuits, carefully study
<ykw> 在 2025-02-05 上传 | 大小:698kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 3134.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org