[VHDL编程] VGA_STUDY--OK

说明：VGA 测试程序，可显示彩色条纹，用vhdl语言编写，经过测试，运行稳定，带有注释！-VGA test procedure can be displayed color stripes, using VHDL language, tested and stable operation with Notes!
<于来宝> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] 100VHDLexample

说明：VHDL编程中常用到的100个例子的源程序包括四输入多路器，信号驱动源，寄存／计数器等，使用非常方便。-VHDL programming of commonly used example of the source 100 includes a four-input multiplexer, the signal driver source, storage/counter, etc., very convenient to use.
<张兆伟> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] VHDL

说明：VHDL的100个简单实例，可以参考一下-100 a simple VHDL example, you can refer to
<王子> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] OpenSpacewire_090406

说明：SpaceWire节点逻辑，VHDL，希望有帮助-SpaceWire Node logic, can be used widely
<chanlibin> 在 2025-03-03 上传 | 大小：319kb | 下载：1

[VHDL编程] Parity_Gen_Source

说明：The Included files are the executed Output files of Parity Generator Ciruit
<Syed Shafi> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] vga256

说明：利用verilog编写的可以在vga上动态显示256种颜色，自己的DIY之作。-You can use verilog prepared dynamic display 256 colors on vga, make your own DIY' s.
<灵湖仙梦> 在 2025-03-03 上传 | 大小：318kb | 下载：0

[VHDL编程] textio03

说明：在QUARTUS II 下用 MODELSIM 仿真的例子，用TEXTIO文件进行仿真，带读取数据的文本文件，注释也比较详尽。对初学仿真有帮助。-In QUARTUS II with MODELSIM simulation examples, simulation with TEXTIO file, a text file with read data, comments are more detailed. Simulation he
<xuegamgma> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] 2

说明：Computer hardware curriculum design, use QUARTUS II completed the experiment.
<1> 在 2025-03-03 上传 | 大小：318kb | 下载：0

[VHDL编程] m_xulie

说明：这是用verilogHDL写的m序列发生器，简单易用，代码非常易读-It is written verilogHDL m sequence generator, easy to use, the code is very easy to read
<Bob> 在 2025-03-03 上传 | 大小：318kb | 下载：0

[VHDL编程] Cordic

说明：block-matching 3D filtering (BM3D) [2], and low-rank regularization [3], single-image based denoising performance has greatly improved, with image details well recovered when the image is slightly noisy. However, w
<Maddy> 在 2025-03-03 上传 | 大小：318kb | 下载：0

[VHDL编程] quanjia

说明：通过VHDL语言编写的一位全加器程序，该程序是经过元件例化的方式实现-VHDL language through a full adder program, which is the result of component instantiation way to achieve
<林迷糊> 在 2025-03-03 上传 | 大小：318kb | 下载：0

[VHDL编程] multi

说明：基于Verilog HDL 的乘法器，可以实现一些功能的计算(Multiplier based on Verilog HDL)
<五小客> 在 2025-03-03 上传 | 大小：318kb | 下载：0