[VHDL编程] vhdl_clock

说明：VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释-VHDL digital clock, the use of digital control and CPLD design to achieve a number of counter clock, show hours, minutes and
<赵海东> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] lab2_tutorial

说明：摘自university of waterloo的个别知道笔记，主要关于electrical and computer engineering方面，包括了8-bit hamming的编解码以及使用VHDL的硬件开发-From the university of waterloo the individual aware of notes, mainly on the electrical and computer engineering
<hsutingting> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] VHDLauto

说明：自己变得自动售邮票机vhdl程序，仿真已通过，适合初学者参考。-Become their own stamp vending machine VHDL procedures, simulation has passed for beginners reference.
<zhangxin> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] Avalon_VGA_Controller

说明：Vga Controller source code for Altera FPGA
<leblebitozu> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] FIR

说明：用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器-The FIR filter is designed with verilog. To improve the process speed, wallace tree and fast-carrylook-aheadarithmetic were used.
<simeon chan> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] counter

说明：这是用VHDL设计的十进制计数器，两个VHDL程序分别说明了out和buffer的区别-It is designed with VHDL decimal counter, the two VHDL procedures were illustrated the difference between out and buffer
<田怡> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] vending_machine

说明：自动售货机模型，可以设置商品价钱及数量。0.5元及1元投币。可以返回最多1.5元。-Vending machine model, can set the price and quantity of goods. 0.5 yuan and 1 yuan coin. Can return a maximum of 1.5 per head.
<lijiang> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] SRAM_Controller

说明：Altera University Program的Avalon总线IP核，SRAM控制代码，可以解压后直接挂载在Avalon总线上 -Altera University Program of the Avalon bus IP core, SRAM control code can be directly mounted after decompression in the Avalon bus
<vicky> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] clocksem

说明：电子表，实现计时记分计秒的功能，同时可以对时分秒进行校正，实现调时功能。-Electronic watches, time points of dollars to achieve a second function, at the same time when the minutes and seconds can be calibrated to achieve when the transfer function.
<赵朋成> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] VGA

说明：FPGA嵌入式开发的源代码，本实例是实现VGA彩条信号处理-the source file based on FPGA
<ganzhhua> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] ww1

说明： 本例实现的检测是否有三路信号输入，如果有可输出一个高电平，同时可计算第一路与第三路之间相差的脉冲数，使用vhdl语言与图形结合的方法。-Achieved in this case detect three-way signal input, if there is a high output, while the first road and calculate the difference between the third way
<顾婷婷> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] shiyan_2_1

说明：这是一个VHDL写的数据选择器，正确仿真和验证，是初学者好例子。-This is a write VHDL data selector, correct simulation and verification, is a good example for beginners.
<wzl> 在 2025-03-04 上传 | 大小：316kb | 下载：0