[VHDL编程] SIREN

说明：An Alarm Project Writen in VHDL for FPGA Devices
<saber> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] ssss

说明：spartan—3a对ddr2读写控制源程序，有verilog和vhdl版本-spartan-3a ddr2 read and write control of the source, there are versions of verilog and vhdl
<刘一平> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] adder

说明：用verilog语言描述的二级加法器，通过在ise环境下编译成功。-With the verilog language to describe the two adders, compiled by ise environment successfully.
<刘一平> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] Verilog

说明：用verilog实现七位最大公约数的算法，使用状态机，可仿真电路图-Seven with the greatest common divisor algorithm verilog implementation, the use of state machine circuit simulation
<LEEY> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] mux2to1

说明：二选一电路，实现最基本的电路信号输出选择，抢答器等判断电路的基础电路-Alternative circuits, realize the basic circuit signal output devices such as choice, vies to answer first based circuit judge circuit
<谢云磊> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] high-efficiency-testbench

说明：用VHDL编写高效率testbench 中文-Efficient testbench written in VHDL Chinese
<Tom> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] Clk50M_div_1HZ

说明：Clk50M_div_1HZ，调试已通过，采用计数器分频 此实验采用计数器，将板载的50MHz时钟源分频为1Hz，分频的结果以LED灯的形式显示。下载电路至FPGA后，会发现LED0会以1Hz的频率闪动。-Clk50M_div_1HZ, using counter this study, frequency counter, onboard 50MHz clock frequency of 1Hz, frequency result
<王晨> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] test_42(NEW)

说明：verilog矩阵键盘扫描程序,编写简单易懂，4X4矩阵键盘读取，比通常的编写更加简单-verilog matrix keyboard scanner, writing easy to understand, 4X4 matrix keyboard to read, write more than the usual simple
<> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] Digital-Lock-In-Detection

说明：基于数字锁相技术的研究论文 外国权威 很实用很经典-Based on digital phase-locked technique is very useful research papers are classic foreign authority
<maxwell> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] ad7991

说明：ad7991驱动程序 适合于ad79XX系列芯片驱动-ad7991 driver suitable for ad79XX series chip driver
<zhangxinpan> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] decode_38

说明：FPGA/CPLD平台，很好用的3-8译码器源程序。-FPGA/CPLD platforms, the very well with the 3-8 decoder source.
<ct> 在 2025-03-04 上传 | 大小：317kb | 下载：0

[VHDL编程] fsm

说明：有限状态机的一种实现框架，更健壮，更易于表达。-An implementation fr a mework of finite state machines, more robust and easier to express.
<yyd> 在 2025-03-04 上传 | 大小：317kb | 下载：0