说明:利用K1,K2来代替A2 A1 的数据输入。
利用K3,K4来代替B2 B1 的数据输入。
我把A0和B0都设置成1了。
所以一开始数码管显示的是E.应为111加111就等于E
数码管显示相加结果-K1, K2 to replace A2 A1 data input. K3, K4 to replace B2 B1 data input. A0 and B0 are set to 1. So beginning digi <卢宇生> 在 2025-03-03 上传
| 大小:319kb | 下载:0
说明:一个基于verilog的串口接收发送模块,可与上位机通信。-One based on the serial receiver sends verilog module can communicate with the host computer. <陈栋磊> 在 2025-03-03 上传
| 大小:319kb | 下载:0
说明:FPGA上的一个两位数据选择器实例程序,通过测试,可以直接运行在fpga开发板上。-The two instances of a data selector program the FPGA through tests that can be run directly on fpga development board. <叶红> 在 2025-03-03 上传
| 大小:319kb | 下载:0
说明:FPGA上的一个或门实例程序,通过测试,可以直接运行在fpga开发板上。-An instance or door on FPGA program, through the test, can be run directly on the FPGA development board. <叶红> 在 2025-03-03 上传
| 大小:319kb | 下载:0
说明:数字信号处理的FPGA实现 第三版 verliog
从简单的加法器 到 现代滤波器-FPGA implementation of digital signal processing third edition verliog from simple adder to modern filter <jfkjmfo> 在 2025-03-03 上传
| 大小:319kb | 下载:0