[VHDL编程] LCD

说明：关于PIC驱动LCD的程序，刚刚入门，弄了一个简单的小程序-It is the PIC,that is about the LCD
<王龙> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] MFSK_modulation

说明：基于VHDL的mfsk调制电路设计（VHDL源程序）-Based on VHDL mfsk modulation circuit design (VHDL source)
<pei> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] 20090218_Holtek_ht1380

说明：The HT1380 is a serial timekeeper IC which provides seconds, minutes, hours, day, date, month and year information. The number of days in each month and leap years are automatically adjusted. Also, the HT1380 is
<prakash> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] Count-display-circuit

说明：由十进制计数器、分时总线切换电路和七段显示译码器电路组成的计数显示电路。-By a decimal counter, time-sharing bus switching circuit and segment display decoder circuit count display circuit.
<张三> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] VGA_Controller

说明：适用于 Microtronix 的 Lancelot card 的 IP CORE-Microtronix of Lancelot card IP CORE
<wang> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] Verilog

说明：是关于FPGA的一些基本的应用例程，代码是用verilog写的。-Basic routines on the FPGA, the code is written in verilog.
<wangxingbin> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] Foreign-classic-Verilog-code

说明：国外经典verilog代码 养成良好的代码风格-Foreign classic Verilog code
<kria> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] MFSK-VHDL

说明：基于VHDL硬件描述语言，完成对基带信号的MFSK调制-Based on the VHDL hardware descr iption language, complete baseband signal MFSK modulation
<MOHAMAD> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] subway7

说明：本实验是基于VHDL设计一个地铁自动售票系统。该系统能一次出售最多9张票，并实现找零、显示、出票、取消等功能。划分为控制模块、计算模块、分频模块、出票模块、显示模块等5个功能模块。-The experiment is based on the VHDL design a subway automatic ticketing system. The system can be a maximum of nine tickets sold,
<许晨雪> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] RGB-to-YCbCr[Verilog]

说明：基于FPGA平台的颜色色彩空间转换 RGB to YCbCr-Based on the FPGA platform color RGB to YCbCr color space transformation
<大海> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] systolic_mul_D8_M193

说明：193位8段的GF(2m)域上的Digit-Serial 脉动结构(Systolic)的乘法器-a 193bit GF(2m) Ditital-Serial Systolic Multiplier
<yefeng> 在 2025-03-03 上传 | 大小：62kb | 下载：0

[VHDL编程] S1_38yima_NEW

说明：本次实验主要实现一个 3/8 译码器,在本实验的程序中是由 SW1、 SW2、 SW3 分别对应三位的二进制。 SW3 SW2 SW1 ： 所对应数字及二极管 0 0 0 ： 0 DD1 0 0 1 ： 1 DD2 0 1 0 ： 2 DD3 0 1 1 ： 3 DD4 1 0 0 ： 4 DD5 1 0 1 ： 5 DD6 1 1 0 ： 6 DD7 1 1 1 ： 7 DD8-T
<赵厉> 在 2025-03-03 上传 | 大小：62kb | 下载：0