[VHDL编程] CAM

说明：用VHDL编写的程序，关于内容寻址寄存器。是最新的匹配技术，很具有发展前景-VHDL procedures used to prepare, on the content-addressable registers. Is the latest matching technology, it is promising
<关澈> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] clock

说明：自己编写的一个verilog时钟程序，在xilinx的ISE仿真通过-I have written a Verilog clock procedures, in Xilinx s ISE simulation through
<lg> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] jiaotong

说明：交通灯控制器的VHDL设计,能控制十字路口的红绿灯转换,通过目标芯片EPF10KLC84-4验证-Traffic lights controller VHDL design, can be controlled by traffic lights at the crossroads of the conversion, through the target chips EPF10KLC84-4 verification
<ellala> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] VHDL312vh6

说明：包含若干个VHDL小例子，有交通灯，电子琴，简易秒表，等等，交通灯已经测试过，根据自己的需要，稍微改动，很好用！-VHDL contains a number of small example, there is traffic lights, Electronic organ, simple stopwatch, and so on, traffic lights have been tested, according to thei
<lee gilbert> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] VHDL

说明：
<chenyulinzhu> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] 190.7_Freq_divider

说明：QUARTUS II环境下VHDL编写的小数点分频器程序，实现190.7分频，可以将50MHz时钟频率分频成约等于2^21Hz频率，方便特殊情况下的运算-QUARTUS II, prepared under the decimal divider VHDL program to achieve 190.7 frequency, you can divide into a 50MHz clock frequency is about eq
<骆东君> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] cpclock

说明：能显示时、分、秒的简易数字钟，可以同时在6个共阳极数码管上显示，能实异步清0。代码部分-Can display hours, minutes, seconds, simple digital clock, can in the six common anode LED display, to implement asynchronous to 0. Code section
<cpcwest> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] LIP2251CORE_brom

说明：Verilog BROM Source code
<jc> 在 2025-03-03 上传 | 大小：320kb | 下载：0

[VHDL编程] BarrelShifter3

说明：this is vhdl code of BarrelShifter3
<aref> 在 2025-03-03 上传 | 大小：319kb | 下载：1

[VHDL编程] FPGA_sent_UART

说明：简单串口接收，发送程序,能实现收发，可以测试通过-Simple serial port to receive, transmit program that can send and receive, you can test by
<chen> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] 20161122_ff

说明：MD5认证部分的第一轮中包含F函数的一次操作的FPGA实现源代码，采用Verilog，在Quartus II上综合-MD5 authentication part of the first round contains an F function of the operation of the FPGA implementation of the source code, using Verilog, integrated in the
<柳广兴> 在 2025-03-03 上传 | 大小：319kb | 下载：0

[VHDL编程] lab2

说明：算数逻辑运算单元 使用verilog编写(Arithmetic logical arithmetic units are written in Verilog)
<cadetblues > 在 2025-03-03 上传 | 大小：319kb | 下载：0