[VHDL编程] CNT12

说明：通过一个简单完整而典型的12进制计数器的VHDL设计实例，来使大家初步了解用VHDL表达以及由此而引出的VHDL语言现象和语句规则。 让大家能够迅速的从整体上把握VHDL程序的基本结构和设计特点，达到快速入门的目的。 -Through a simple and complete and typical 12-band counter VHDL design examples, to make preliminary understand
<XINGJINGYU> 在 2024-11-13 上传 | 大小：33kb | 下载：0

[VHDL编程] fenpin5

说明：五分频器的VHDL语言设计，改变相关参数，可得到其他分频器，便于学习VHDL语言-Five frequency divider VHDL language design, change the relevant parameters, you can get other dividers, easy to learn VHDL language
<XINGJINGYU> 在 2024-11-13 上传 | 大小：106kb | 下载：0

[VHDL编程] DA

说明：结合硬件描述语言与电路设计的DA转换器设计，实现了递增波，递减波，阶梯波，三角波等-Combined with hardware descr iption language and circuit design of the DA converter design, to achieve the incremental wave, decreasing wave, ladder wave, triangular wave, etc.
<XINGJINGYU> 在 2024-11-13 上传 | 大小：1.88mb | 下载：0

[VHDL编程] fft_analyze

说明：利用Altera的IP核，实现FFT算法使用信息流模式读写，使用SignalTap II嵌入式逻辑分析仪观察信号，A/D只要是并行的8位芯片都可以。-Achiving FFT by using Altera IP Core,you can observe the signal by the embedded logic analyzer Signal Tap II,as for A/D device, it s suitable for
<常泽文> 在 2024-11-13 上传 | 大小：21.07mb | 下载：0

[VHDL编程] Crack_for_QII_12.0

说明：quartus ii 12.0破解文件，包括32位和64位-quartus ii 12.0 crack file, including 32-bit and 64-bit
<sean> 在 2024-11-13 上传 | 大小：32kb | 下载：0

[VHDL编程] filter

说明：image filtering on gasian filtering in any RGB image with matlab
<vasanth> 在 2024-11-13 上传 | 大小：3.45mb | 下载：0

[VHDL编程] waveform_gen_latest.tar

说明：这个核心是一个向前的实现数控振荡器（NCO）-也被称为直接数字频率合成器（DDS）。除了生成标准的正弦/余弦输出波形，它也产生平方和锯齿用很少的额外资源输出。-This core is a straight forward implementation of a Numerically Controlled Oscillator (NCO)- also referred to as a Direct Digital Synthesize
<asdtgg> 在 2024-11-13 上传 | 大小：557kb | 下载：0

[VHDL编程] uart16550_latest.tar

说明：UART16550是16550兼容的UART核心（主要）。 总线接口是WISHBONE SoC总线启。B. 所有功能的标准选择16550 UART：FIFO的基础操作，要求和其他中断。 数据表可以下载从CVS树随着源代码-uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B.
<asdtgg> 在 2024-11-13 上传 | 大小：1.47mb | 下载：0

[VHDL编程] can_latest.tar

说明：控制器局域网或CAN是一个控制网络协议 博世在工业自动化和工业自动化中得到了广泛的应用 汽车行业。 大多数的专利可以由博世拥有，虽然有 没有限制在开发一个开源IP但可以为任何 从博世商用许可协议是一个不可或缺的先决条件。 尺寸大约12K门（930触发器）。-Controller Area Network or CAN is a control network protocol Bosch that has
<asdtgg> 在 2024-11-13 上传 | 大小：1.12mb | 下载：0

[VHDL编程] cordic_latest.tar

说明：CORDIC算法是对许多数学函数的一种迭代算法，如三角函数、双曲函数和平面旋转。-The CORDIC algorithm is an iterative algorithm to uate many mathematical functions, such as trigonometrically functions, hyperbolic functions and planar rotations.
<asdtgg> 在 2024-11-13 上传 | 大小：229kb | 下载：0

[VHDL编程] ddr_flash

说明：本代码是FPGA控制读写ddrFLASH的源代码。-This code is FPGA control read and write ddrFLASH the source code.
<冯鹏飞> 在 2024-11-13 上传 | 大小：22.65mb | 下载：0

[VHDL编程] DDR2_Control

说明：本源码是用FPGA控制DDR2芯片的vhdl源码，并使用了modelsim仿真软件测试代码-The source is the use of FPGA control DDR2 chip vhdl source, and the use of modelsim simulation software test code
<冯鹏飞> 在 2024-11-13 上传 | 大小：12.44mb | 下载：0