资源列表

« 1 2 ... .42 .43 .44 .45 .46 4047.48 .49 .50 .51 .52 ... 4311 »

[VHDL编程StepperMotor_control_follow

说明:本源码是基于FPGA来控制步进电机运行上位机发出的精确步数,并能够实时跟踪步进电机行进的位置,通过UART接口与上位机进行串口通信。-The source code is based on FPGA to control the stepper motor running the host computer to send the exact number of steps, and can track the location of
<Chen> 在 2024-11-13 上传 | 大小:4.27mb | 下载:0

[VHDL编程LED

说明:LED显示程序,FPGA实现流水灯的显示效果。是入门的好方法。-LED Display.
<robin> 在 2024-11-13 上传 | 大小:208kb | 下载:0

[VHDL编程Adder

说明:采用HDL语言实现加法操作,可以作为入门的实验例程。-the adder is design by HDL.
<robin> 在 2024-11-13 上传 | 大小:129kb | 下载:0

[VHDL编程Counter

说明:采用HDL语言,实现计数器的功能,这个在程序设计中很常见。-The counter is design by HDL.
<robin> 在 2024-11-13 上传 | 大小:296kb | 下载:0

[VHDL编程Bell

说明:这个是一个驱动蜂鸣器的实验,采用HDL语言编程实现。-The bell code is design by HDL.
<robin> 在 2024-11-13 上传 | 大小:503kb | 下载:0

[VHDL编程CANBus_design

说明:CAN总线代码,除了opencore上的ip核之外,主要是原创的配置CAN核和数据采集传输部分-CAN bus code, in addition to the ip nuclear opencore on the original configuration of CAN main nuclear data acquisition and transmission section
<李阔> 在 2024-11-13 上传 | 大小:112kb | 下载:0

[VHDL编程matlab_for_FPGA_mif_coe

说明:利用matlab生成sin、cos、sinc和insert等mif文件-Using matlab to generate a variety of mif file
<leixiaoqiang> 在 2024-11-13 上传 | 大小:101kb | 下载:0

[VHDL编程fir

说明:利用系数奇对称的性,节约一半乘法器资源,实现平行FIR滤波器的功能。-The function of parallel FIR filter is realized by using oddly symmetric coefficients and saving half of the multiplier resources.
<lerning dog> 在 2024-11-13 上传 | 大小:4.59mb | 下载:0

[VHDL编程Comparateur-4-bits

说明:4-bit comparator code VHDL
<asmae taz> 在 2024-11-13 上传 | 大小:8kb | 下载:0

[VHDL编程Multiplexeur-4

说明:4-bit multiplexer code VHDL
<asmae taz> 在 2024-11-13 上传 | 大小:8kb | 下载:0

[VHDL编程Multiplier

说明:复用全加器来实现乘法器, 通过从右到左互为输入输出,实现低位计算。最左向高位输出。具体要求请参见附带的PDF。-Multiplexing a multiplier to achieve full adder, input and output by each other right to left, the least significant bits is calculated. Most left output to high.
<Wind> 在 2024-11-13 上传 | 大小:370kb | 下载:0

[VHDL编程Bin2BCD

说明:FPGA代码,使用Verilog HDL语言实现4 bit二进制转换成BCD代码。原理是移位加三。-FPGA code, using Verilog HDL language is converted into a binary 4 bit BCD code. The principle is Shift-Add-3 .
<Wind> 在 2024-11-13 上传 | 大小:5.5mb | 下载:0
« 1 2 ... .42 .43 .44 .45 .46 4047.48 .49 .50 .51 .52 ... 4311 »

源码中国 www.ymcn.org