[VHDL编程] 802.1as

说明：802.1as gptp标准包解析verilog模块。用于实现EAVB协议的重要部分。-802.1as gptp verilog module, part of EAVB procotol
<唐> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] ring_fifo

说明：use Sram with ring fifo Spartan-3
<lee> 在 2025-04-23 上传 | 大小：3.05mb | 下载：0

[VHDL编程] ping_pong2LED

说明：用QuartusII13.0软件，DE1开发板，支持VGA的显示屏实现的乒乓球游戏，同时可实现七段数码管计分，球碰撞声等功能-With QuartusII13.0 software, DE1 development board that supports VGA screen realization of table tennis game, while achieving seven-segment LED scoring, ball
<陈正鑫> 在 2025-04-23 上传 | 大小：6.26mb | 下载：0

[VHDL编程] huxideng

说明：用Quartus软件，DE1开发板实现的呼吸灯，Led先由亮逐渐变暗，再由暗逐渐变亮-With the Quartus software, DE1 development board to achieve the breathing light, Led the first light gradually dimmed, and then gradually brightened by the dark
<陈正鑫> 在 2025-04-23 上传 | 大小：13.18mb | 下载：0

[VHDL编程] setmin_sec

说明：用QuartusII13.0软件，DE1开发板实现的时钟程序，可设定的时间-With QuartusII13.0 software, DE1 development board to achieve the clock procedures can be set up time
<陈正鑫> 在 2025-04-23 上传 | 大小：4.29mb | 下载：0

[VHDL编程] FPGA_Projects_100

说明：FPGA_Projects_100，例程100例经典程序-FPGA examples
<张健> 在 2025-04-23 上传 | 大小：12.81mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA，Verilog语言编写的DDS信号发生器，可生成方波、正玄波，三角波。-Based FPGA, Verilog language DDS signal generator that generates a square wave, sine wave, triangle wave.
<梁世强> 在 2025-04-23 上传 | 大小：128kb | 下载：0

[VHDL编程] FINAL_CODE_CAM

说明：this is a VHDL code for content address memory
<divya> 在 2025-04-23 上传 | 大小：173kb | 下载：0

[VHDL编程] ex_2

说明：FPGA 代码,可以作为练习VIVADO的使用于学习- CS_r[0] < CS CS_r[1] < CS_r[0] wrreq_r[0] < wrreq wrreq_r[1] < wrreq_r[0] READ_sig_old[0] < READ_sig READ
<王亚斌> 在 2025-04-23 上传 | 大小：8kb | 下载：0

[VHDL编程] ppscode

说明：verilog代码，输出秒脉冲，用于采集同步-verilog code, second pulse output for synchronization acquisition
<华> 在 2025-04-23 上传 | 大小：3.12mb | 下载：0

[VHDL编程] ADS2807_Ctrl

说明：ADS2807控制,模块功能：取回控制字，控制AD采样速率和AD的地址发生器-ADS2807 control, module function: retrieve control word, control AD sampling rate and AD address
<王亚斌> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] EMIF

说明：这是DSP的EMIF总线和FPGA通信的实例，已经测试能用-This is DSP EMIF bus and FPGA communication as an example, has been testing can be used
<steef> 在 2025-04-23 上传 | 大小：120kb | 下载：0