[VHDL编程] setmin_sec

说明：用QuartusII13.0软件，DE1开发板实现的时钟程序，可设定的时间-With QuartusII13.0 software, DE1 development board to achieve the clock procedures can be set up time
<陈正鑫> 在 2024-11-13 上传 | 大小：4.29mb | 下载：0

[VHDL编程] FPGA_Projects_100

说明：FPGA_Projects_100，例程100例经典程序-FPGA examples
<张健> 在 2024-11-13 上传 | 大小：12.81mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA，Verilog语言编写的DDS信号发生器，可生成方波、正玄波，三角波。-Based FPGA, Verilog language DDS signal generator that generates a square wave, sine wave, triangle wave.
<梁世强> 在 2024-11-13 上传 | 大小：128kb | 下载：0

[VHDL编程] FINAL_CODE_CAM

说明：this is a VHDL code for content address memory
<divya> 在 2024-11-13 上传 | 大小：173kb | 下载：0

[VHDL编程] ex_2

说明：FPGA 代码,可以作为练习VIVADO的使用于学习- CS_r[0] < CS CS_r[1] < CS_r[0] wrreq_r[0] < wrreq wrreq_r[1] < wrreq_r[0] READ_sig_old[0] < READ_sig READ
<王亚斌> 在 2024-11-13 上传 | 大小：8kb | 下载：0

[VHDL编程] ppscode

说明：verilog代码，输出秒脉冲，用于采集同步-verilog code, second pulse output for synchronization acquisition
<华> 在 2024-11-13 上传 | 大小：3.12mb | 下载：0

[VHDL编程] ADS2807_Ctrl

说明：ADS2807控制,模块功能：取回控制字，控制AD采样速率和AD的地址发生器-ADS2807 control, module function: retrieve control word, control AD sampling rate and AD address
<王亚斌> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] EMIF

说明：这是DSP的EMIF总线和FPGA通信的实例，已经测试能用-This is DSP EMIF bus and FPGA communication as an example, has been testing can be used
<steef> 在 2024-11-13 上传 | 大小：120kb | 下载：0

[VHDL编程] sgmii

说明：这是有关V5中有关SGMII的开发例程，对于学习SGMII的同学会有帮助-This is the development of relevant V5 relevant SGMII routines, are helpful for learning SGMII homecoming
<steef> 在 2024-11-13 上传 | 大小：5.44mb | 下载：0

[VHDL编程] xapp897

说明：Video streaming example VHDL
<Yerba> 在 2024-11-13 上传 | 大小：6.63mb | 下载：0

[VHDL编程] DE2_115_ControlPanel_V2.2.0

说明：This file may be support learn VHDL code
<Phu> 在 2024-11-13 上传 | 大小：5.05mb | 下载：0

[VHDL编程] 25mto8k

说明：fpga编码，vhdl，将25m信号分频为8k信号，已仿真验证-fpga 25m to 8k
<向> 在 2024-11-13 上传 | 大小：1kb | 下载：0