[VHDL编程] 1bitadder

说明：1 bit adder code VHDL
<asmae taz> 在 2024-11-13 上传 | 大小：8kb | 下载：0

[VHDL编程] class11_uart_tx

说明：verilog编写的串口发送程序，学习串口的话可以用作参考，已经实际验证过-Verilog prepared by the serial port to send procedures, learning serial port can be used as a reference, has actually verified
<刘> 在 2024-11-13 上传 | 大小：1.17mb | 下载：0

[VHDL编程] class12_uart_rx

说明：verilog编写的串口接收程序，学习串口的话可以用作参考，已经实际验证过-Verilog prepared by the serial receiving procedures, learning serial port can be used as a reference, has been verified
<刘> 在 2024-11-13 上传 | 大小：1.25mb | 下载：0

[VHDL编程] class19_IR

说明：verilog编写的红外解码程序，学习红外的话可以用作参考，已经实际验证过-Verilog prepared by the infrared decoding procedures, learning infrared can be used as a reference, has actually verified
<刘> 在 2024-11-13 上传 | 大小：2.82mb | 下载：0

[VHDL编程] Chapter2

说明：通信IC设计的第二章Verilog参考学习代码，方便初学者学习入门，供学习参考用The codes of Chapter1 of《Communication IC Design》-The codes of Chapter2 of《Communication IC Design》
<许唐凯> 在 2024-11-13 上传 | 大小：37kb | 下载：0

[VHDL编程] Chapter3

说明：通信IC设计的第三章Verilog参考学习代码，方便初学者学习入门，供学习参考用-The codes of Chapter3 of《Communication IC Design》
<许唐凯> 在 2024-11-13 上传 | 大小：164kb | 下载：0

[VHDL编程] Chapter4

说明：通信IC设计配套的第四章代码，供学习参考使用The codes of Chapter3 of《Communication IC Design》-The codes of Chapter4 of《Communication IC Design》
<许唐凯> 在 2024-11-13 上传 | 大小：2.45mb | 下载：0

[VHDL编程] Chapter5

说明：通信IC设计配套的第五章代码，供学习参考使用-The codes of Chapter5 of《Communication IC Design》
<许唐凯> 在 2024-11-13 上传 | 大小：8kb | 下载：0

[VHDL编程] sp6_SRAM

说明：SRAM读写测试实例，每秒钟进行一次单字节的SRAM 读和写操作，用chipscope查看时序波形。 -SRAM read and write test cases, once per second single-byte SRAM read and write operations, with chipscope view waveforms.
<lyg> 在 2024-11-13 上传 | 大小：4.47mb | 下载：0

[VHDL编程] sp6_UART_TEST

说明：sparant6工程， UART loopback测试实例，接收PC端发送的UART数据，原数据返回给PC端，即loopback功能。 -The project of sparant6，UART loopback test example, the receiving UART sends data PC, the original data back to the PC side, the loopback unction.
<lyg> 在 2024-11-13 上传 | 大小：2.69mb | 下载：0

[VHDL编程] Altera-FPGA_CPLD-design-Advanced

说明：《Altera FPGA_CPLD设计 高级篇》详细介绍FPGA应用于高级特性，LogicLock设计，时序约束，设计优化，高级工具及系统级设计技术，是深入学习FPGA的重要材料-" Altera FPGA_CPLD advanced part design" details FPGA used in advanced features, LogicLock design, timing constraints, de
<李浩轩> 在 2024-11-13 上传 | 大小：21.17mb | 下载：0

[VHDL编程] ASK-modulation-

说明：ASK调制与解调VHDL程序及仿真,这个程序非常有用，可以很好的理解ASK-ASK modulation and demodulation process and VHDL simulation, this program is very useful, it can be well understood ASK
<谢培> 在 2024-11-13 上传 | 大小：42kb | 下载：0