[VHDL编程] music

说明：基于VerilogHDL的音乐播放的设计-Design of Music Playing Based on VerilogHDL
<张天祥> 在 2024-11-13 上传 | 大小：3.56mb | 下载：0

[VHDL编程] n_Bit_Counter

说明：n bit counter verilog code
<saki> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] MyClock

说明：使用Verilog语言写的简单的计时器,修改引脚即可使用。-Verilog Clock
<yjt> 在 2024-11-13 上传 | 大小：290kb | 下载：0

[VHDL编程] S02_CH03_EMIO

说明：基于ｖｉｖａｄｏ的ＥＭＩＯ流水灯的实现，可以直接运行-Based on vivado EMIO water lamp implementation, you can run directly
<徐启元> 在 2024-11-13 上传 | 大小：20.3mb | 下载：0

[VHDL编程] S02_CH02_MIO

说明：基于ｖｉｖａｄｏ的ＭＩＯ点灯的实现，可以直接运行-Based on vivado MIO lighting implementation, you can run directly
<徐启元> 在 2024-11-13 上传 | 大小：19mb | 下载：0

[VHDL编程] S02_CH05_UBOOT

说明：利于ｖｉｖａｄｏ的ｓｄｋ环境实现ｕｂｏｏｔ的编译-Conducive to vivado sdk environment uboot compiler
<徐启元> 在 2024-11-13 上传 | 大小：25.05mb | 下载：0

[VHDL编程] lift

说明：电梯控制- U7535 u68AF u63A7 u5236 .......................................... ......................
<CAESAR> 在 2024-11-13 上传 | 大小：4.3mb | 下载：0

[VHDL编程] shft

说明：含同步并行预置功能的8位移位寄存器。工作原理 当CLK的上升沿到来时进程被启动，如果这时预置使能LOAD为高电平，则将输入端口的8位二进制数并行置入移位寄存器中，作为串行右移输出的初始值；如果LOAD为低电平，则执行语句： reg8（6 downto 0）< reg8(7 downto 1)-8 bit shift register with synchronous parallel preset function. The
<林> 在 2024-11-13 上传 | 大小：38kb | 下载：0

[VHDL编程] qpsk

说明：QPSK数字的Verilog调制器的设计和实现-Design and Implementation of Verilog Modulator for QPSK Digital
<吴凌峰> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] baseed-on-EDA-of-three-BCD-counter

说明：基于EDA的三位BCD计数器，实现从0到999的计数功能-based on EDA of three BCD counter
<午后红茶> 在 2024-11-13 上传 | 大小：11.55mb | 下载：0

[VHDL编程] 2014011494

说明：FPGA嵌入式开发全加法器程序。二进制运算器及数码管扫描电路-FPGA embedded development full adder program. Binary calculator and digital tube scanning circuit
<李思宇> 在 2024-11-13 上传 | 大小：1.53mb | 下载：0

[VHDL编程] FPGA

说明：FPGA说明书，包括接口说明以及各模块说明-Introduction of FPGA
<李思宇> 在 2024-11-13 上传 | 大小：1.38mb | 下载：0