[VHDL编程] ceshi

说明：数字可调正弦波发生器，通过按键可调节频率，10hz到10khz-Digitally tunable sine wave generator, the frequency can be adjusted by buttons, 10hz to 10khz
<于晓婕> 在 2024-11-13 上传 | 大小：5.45mb | 下载：0

[VHDL编程] Error-generation

说明：误差产生模块：通过给定值与反馈值做差，产生一个带正负的误差值-Error value by a given value and the feedback value make the difference, resulting in a band of plus or minus: error generating module
<王俊> 在 2024-11-13 上传 | 大小：9kb | 下载：0

[VHDL编程] Register.vhd

说明：This file is an asynchronous vhdl Register. It registers the input vector into the output vector when the Enable variable is high.
<keklaquoi> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogBasicICDesign

说明：Verilog基本电路设计,包括时钟域同步、无缝切换、 异步FIFO、去抖滤波-Verilog basic circuit design, including clock domain synchronization, seamless switching, asynchronous FIFO, debounce filter
<韩向超> 在 2024-11-13 上传 | 大小：6kb | 下载：0

[VHDL编程] Based-SystemVerilog-ofAMBA-Bus

说明：本论文是基于systemverilog的AMBA总线的实现，是学习systemverilog的一份好资料-This paper is based on systemverilog AMBA bus implementation, is to learn systemverilog a good information
<韩向超> 在 2024-11-13 上传 | 大小：9.04mb | 下载：0

[VHDL编程] Modelsim-System-verilog-calls-DPI

说明：本文给出了在Modelsim开发环境下，如何在systemverilog中利用DPI调用C函数的具体方法。-This paper gives a specific way to call C functions in DPPHs in systemverilog in Modelsim development environment
<韩向超> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Writing-TBusing-SystemVerilog

说明：本书是关于如何用systemverilog写测试台程序的，对于搞验证和测试的人绝对有用-This book is about how to use the systemverilog write test bench program, for those who engage in verification and testing is absolutely useful
<韩向超> 在 2024-11-13 上传 | 大小：1.71mb | 下载：0

[VHDL编程] conv

说明：Conv Encoder for VHDL Vivado
<Vaaiib> 在 2024-11-13 上传 | 大小：15kb | 下载：0

[VHDL编程] SPI_TEST

说明：verilog SPI 读写时序，测试验证OK.-SPI Verilog Code, Master and Slaver.
<zhufull> 在 2024-11-13 上传 | 大小：15.61mb | 下载：0

[VHDL编程] Projekt7_GenericMultiplexer

说明：Simple Generic Multiplexer in VHDL
<Mike> 在 2024-11-13 上传 | 大小：541kb | 下载：0

[VHDL编程] eight_bit_spi

说明：Interface for SPI bus words 8bits with availability to loop the exchange
<jbonneau> 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] detector_vhdl_sources

说明：this a vhdl code for the generation of an hyperchaotique systeme lorenz systeme-this is a vhdl code for the generation of an hyperchaotique systeme lorenz systeme
<Sid Ahmed> 在 2024-11-13 上传 | 大小：28kb | 下载：0