资源列表
[VHDL编程] DIGITAL-PID
说明:Use verilog language design DIGITAL-PID source<磊> 在 2024-11-13 上传 | 大小:1010kb | 下载:0
[VHDL编程] 20161227_sf
说明:AES加密算法中的列混合模块的FPGA实现源代码,采用Verillog语言,在软件Quartus II上综合-AES encryption algorithm in the FPGA column hybrid module implementation source code, using language Verillog integrated in the Quartus II software<柳广兴> 在 2024-11-13 上传 | 大小:129kb | 下载:0
[VHDL编程] 20161122_ff
说明:MD5认证部分的第一轮中包含F函数的一次操作的FPGA实现源代码,采用Verilog,在Quartus II上综合-MD5 authentication part of the first round contains an F function of the operation of the FPGA implementation of the source code, using Verilog, integrated in the<柳广兴> 在 2024-11-13 上传 | 大小:319kb | 下载:0
[VHDL编程] 20161122_gg
说明:MD5认证部分的第二轮中包含G函数的一次操作的FPGA实现源代码,采用Verilog,在Quartus II上综合-FPGA contains one operation in the second round of the G function MD5 authentication component implementation source code, using Verilog, synthesis in Quartus II<柳广兴> 在 2024-11-13 上传 | 大小:314kb | 下载:0
[VHDL编程] 20161203_hh
说明:MD5认证部分的第三轮中包含H函数的一次操作的FPGA实现源代码,采用Verilog,在Quartus II上综合-FPGA third round included H functions in one operation MD5 authentication component implementation source code, using Verilog, synthesis in Quartus II<柳广兴> 在 2024-11-13 上传 | 大小:289kb | 下载:0
[VHDL编程] 20161203_ii
说明:MD5认证部分的第四轮中包含I函数的一次操作的FPGA实现源代码,采用Verilog,在Quartus II上综合-The fourth round MD5 authentication section contains FPGA one operation I Functions of the source code, using Verilog, synthesis in Quartus II<柳广兴> 在 2024-11-13 上传 | 大小:301kb | 下载:0