[VHDL编程] convolution

说明：Source code for convolution of two complex number is written in Verilog language
<bcd> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：vhdl program vhdl programs with result device summary
<Hemant Kumar> 在 2024-11-13 上传 | 大小：94kb | 下载：0

[VHDL编程] xilinx_pcie_core_data

说明：XILINX PCIe核的文档说明及应用策略，文档有笔记，重点地方有注释标记，希望对初学者有帮助！-xilinx pcie core document and application strategy.and in the pdfs,there are notes after reading.
<wuqi> 在 2024-11-13 上传 | 大小：74.78mb | 下载：0

[VHDL编程] uart_tx

说明：基于verilog的uart发送模块，具有可选择的奇偶校验功能，经过modelsim仿真可用。-Based on the uart verilog transmit module with selectable parity function, available through modelsim simulation.
<Liu> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：基于verilog的uart接收模块，16倍波特率采样，具有可选择奇偶校验功能，仿真成功。-Based verilog the uart receiver module, sampling 16 times the baud rate, parity function with selectable, successful simulation.
<Liu> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] sigma-delta-modulator

说明：实现SIGMA-DELTA Modulator的veriolog代码-sigma-delta moudulator for RFPLL
<zhangzezhi> 在 2024-11-13 上传 | 大小：3kb | 下载：0

[VHDL编程] ic_synthesis_based_ARM_lectures

说明：ic synthesis based ARM lectures
<st> 在 2024-11-13 上传 | 大小：6.97mb | 下载：0

[VHDL编程] lab16

说明：verilog HDL，秒表设计,数字系统设计实验-verilog HDL，design a watch, digital system design
<谢馨阳> 在 2024-11-13 上传 | 大小：7.29mb | 下载：0

[VHDL编程] fm

说明：用matlab实现了数字正交解调，叙述了数字正交解调算法的过程与原理-Matlab digital quadrature demodulation, describes the process and principle of digital orthogonal demodulation algorithm
<王贝勒> 在 2024-11-13 上传 | 大小：13kb | 下载：0

[VHDL编程] spi_write

说明：基于veriloghdl语言的spi接口的写操作功能实现，程序经过了modelsim的仿真和上板的调试，功能正常。-the achieviation of spi interface based on the VerilogHdl language
<huowuzui> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Detection0X47

说明：verilog DVB 扰码设计 0x47-verilog DVB- scrambling design
<Fancy> 在 2024-11-13 上传 | 大小：5.4mb | 下载：0

[VHDL编程] SDRAM

说明：SDRAM编程代码，FPGA 的设计代码。(SDRAM programming code, FPGA design code.)
<FPGA110> 在 2024-11-13 上传 | 大小：9.29mb | 下载：0