[VHDL编程] uart_rx_tx_ok

说明：用于串口的接收和发送，不含校验位，直接将串口接受的数据进行发送，实现多字节发送和接收-It means for receiving and transmitting, excluding parity bit serial port, the serial data received directly transmitted, multi-byte transmission and reception
<卢文建> 在 2024-10-10 上传 | 大小：10349568 | 下载：0

[VHDL编程] uart

说明：本串口通信例程的功能主要演示AX516/AX545开发板的uart接收和发送的功能，在程序没有接收到PC机发来信息的时候,串口会不断的通过串口向PC机发送”Hello ALINX AX516”的信息。当用户从PC机发送数据给AX516/AX545开发板，程序接收到数据后会把数据从串口发回给PC,从而实现Loopback的功能。-The main function of this presentation uart serial comm
<杨强> 在 2024-10-10 上传 | 大小：5120 | 下载：0

[VHDL编程] led_test

说明：在例程中，我们要做的是流水灯实验，顾名思义就是要LED象流水一样的点亮，这样说吧，就是先单独点亮第一个，然后点亮第二个-In the routine, we have to do is water lamp experiments, as the name suggests is to water, like the LED is lit, so to speak, a first single lighting is the firs
<杨强> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] DDR3_SO_DIMM

说明：为FPGAddr3的IP核程序，实现ddr3芯片的读写操作-FPGAddr3 for the IP kernel program, the realization of DDR3 chip read and write operations
<李磊> 在 2024-10-10 上传 | 大小：15392768 | 下载：0

[VHDL编程] project

说明：VHDL PROJECT FOR TAXI METER TARIFF CHANGING AND TIME AND PAYMENT CALCULATION
<udugama chinthaka> 在 2024-10-10 上传 | 大小：14213120 | 下载：0

[VHDL编程] Adder and Counter VHDL

说明：Source code of a full adder and a counter VHDL.
<hameye> 在 2017-04-15 上传 | 大小：178 | 下载：0

[VHDL编程] sp6ex30

说明：根据外部控制，产生不同的波形，正弦波、三角波、方波-According to external control, produce different waveforms, sine wave, triangular wave, square wave
<杨晓> 在 2024-10-10 上传 | 大小：17240064 | 下载：0

[VHDL编程] FIFOonFPGAtoUSB

说明：这个一个基于FPGA的FIFO的传输资料，可以用在USB的传输上，里面有视频有源代码，还有估计的设计，相关的文档说明等等。-The transmission of a data FIFO of FPGA-based, can be used on USB transmission, which has a video source code, as well as estimates of design, related documen
<jav> 在 2024-10-10 上传 | 大小：12653568 | 下载：0

[VHDL编程] led_water(570)xp

说明：EPM570T100C5N的流水灯源码，-EPM570T100C5N light source water
<赵> 在 2024-10-10 上传 | 大小：247808 | 下载：0

[VHDL编程] fir-digital--lowpass-filter

说明：基于verilogHDL硬件描述语言的fir数字低通滤波器的设计-fir digital lowpass filter design based on verilogHDL
<贺璐璐> 在 2024-10-10 上传 | 大小：29696 | 下载：0

[VHDL编程] FPGA_phase_lock_demodulation

说明：FPGA 用Verilog语言实现数字锁相解调系统，包含了正交的DDS函数发生器和相应的AD驱动-FPGA digital demodulation system in Verilog lock, comprising a DDS orthogonal function generator and driving the corresponding AD
<gdres> 在 2024-10-10 上传 | 大小：47524864 | 下载：0

[VHDL编程] ASK-modulation-

说明：ASK调制与解调VHDL程序及仿真,这个程序非常有用，可以很好的理解ASK-ASK modulation and demodulation process and VHDL simulation, this program is very useful, it can be well understood ASK
<谢培> 在 2024-10-10 上传 | 大小：43008 | 下载：0