资源列表

« 1 2 ... .27 .28 .29 .30 .31 4032.33 .34 .35 .36 .37 ... 4311 »

[VHDL编程rk

说明:this code is Universal Asynchronous Transreciver this project is IEEE 2008 standard this project is done by my personal and i had verilog code.
<chandu> 在 2024-11-13 上传 | 大小:5.67mb | 下载:0

[VHDL编程EDA-V

说明:eda实验是基于vhdl语言的程序设计与运行的一类实验,由实际生活中的例子编程。-vhdl eda is based on the language test program design and operation of a quasi-experimental, real life examples from the program.
<张静> 在 2024-11-13 上传 | 大小:5.69mb | 下载:0

[VHDL编程jisuanqishijianxianshi

说明:基于FPGA编写一个时间显示,计数功能,年月显示的程序,-FPGA-based preparation of a time display, counting, years show program,
<王梁> 在 2024-11-13 上传 | 大小:5.68mb | 下载:0

[VHDL编程baheyouxiji

说明:用vhdl实验板子实现用led灯和按钮实现拔河游戏,通过按键快慢来决定灯的移动顺序,从而获胜-bahe game for led
<快乐王> 在 2024-11-13 上传 | 大小:5.69mb | 下载:0

[VHDL编程BPSK

说明:在quartues ii环境下编译的M序列码的BPSK调制-BPSK modulation compiler environment under quartues ii M-sequence code
<lhd> 在 2024-11-13 上传 | 大小:5.67mb | 下载:0

[VHDL编程CORDIC_IP

说明:基于CORDIC实现正弦信号的仿真实验,通过使用自带的IP核CORDIC可实现正弦信号的产生。-Based on CORDIC achieve sinusoidal signal simulation by using built-in IP core CORDIC can achieve sinusoidal signal.
<康二栋> 在 2024-11-13 上传 | 大小:5.66mb | 下载:0

[VHDL编程DDS

说明:基于fpga的DDS详细设计方案 verilog语言 正弦计算器则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。DDS芯片输出的一般是数字化的正弦波,因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。-Direct Digital Synthesizer base on fpga use verilog Sine calculator to calculate the value of the d
<网窝囊> 在 2024-11-13 上传 | 大小:5.67mb | 下载:0

[VHDL编程232control429

说明:通过串口发送不同的帧命令控制FPGA分别发送和接收429信号。-Send and receive 429 signals through the serial port to send different fr a me command control FPGA.
<毛云峰> 在 2024-11-13 上传 | 大小:5.68mb | 下载:0

[VHDL编程ROM

说明:FPGArom的IP核使用及仿真,Verilog语言,非常详细-IP core and use of simulation FPGArom, Verilog language, very detailed
<杨福廷> 在 2024-11-13 上传 | 大小:5.67mb | 下载:0

[VHDL编程vga

说明:关于vga接口的程序 仿真成功 可供学习使用(VGA interface on the program, simulation success, for learning to use)
<AYEA > 在 2024-11-13 上传 | 大小:5.67mb | 下载:0

[VHDL编程prj_ex_5

说明:自动化仿真平台的搭建使用代码,经过具体的仿真和优化,发现代码完全可用(The automated simulation platform is built using code, and after specific simulation and optimization, it is found that the code is fully available)
<宇宇00 > 在 2024-11-13 上传 | 大小:5.67mb | 下载:0

[VHDL编程辅导资料-HUST_HDL_Verilog课件

说明:关于FPGA技术的相关说明,硬件描述语言与数字系统设计(Relevant instructions on FPGA Technology)
<chuckhang> 在 2024-11-13 上传 | 大小:5.67mb | 下载:0
« 1 2 ... .27 .28 .29 .30 .31 4032.33 .34 .35 .36 .37 ... 4311 »

源码中国 www.ymcn.org