资源列表
[VHDL编程] Error-Correcting-For-7bit-Hamming-Code
说明：Verilog Module for a 3 to 8 bit decoder<Raz> 在 2024-11-13 上传 | 大小：83kb | 下载：0
[VHDL编程] Frequency-Meter
说明：Verilog Module for 7-Segment-Display Decoder for Common-Anode LED<Raz> 在 2024-11-13 上传 | 大小：235kb | 下载：0
[VHDL编程] Parallel-To-Serial-Converter
说明：Verilog Module for 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Registers with Clock Enable and Asynchronous Clear<Raz> 在 2024-11-13 上传 | 大小：145kb | 下载：0
[VHDL编程] pgm
说明：package for image reading and writing in vhdl<kaissallami> 在 2024-11-13 上传 | 大小：2kb | 下载：0
[VHDL编程] soc_ip-2016-10-12
说明：基于ISE14.7，软核SOC的自定义IP核源码，8个寄存器，全部引出，可以作为FL-FS通讯接口，附带几个其他驱动IP核-Based on the ISE14.7, soft-core SOC custom IP core source code, 8 registers, all derived, can be used as FL-FS communication interface, with several other dri<黄均铭> 在 2024-11-13 上传 | 大小：6.25mb | 下载：0
[VHDL编程] DIGITAL-SIGNAL-PROCESSING-WITH-FPGA
说明：数字信号处理的FPGA实现最新版的源代码，涉及FFT变换、IIR、FIR数字滤波器等的verilog及vhdl代码-<digital signal processing with FPGA> (the latest version) . the source code involving FFT transform, IIR, FIR digital filters by verilog and vhdl.<Rick007007> 在 2024-11-13 上传 | 大小：18.27mb | 下载：0
[VHDL编程] hsu_eda2013am_nios32
说明：用sopc系统在DE2平台上实现一个计数器，该系统包括一个嵌入式微处理器、一个JTAG UART以及定时器-Sopc system implementation with a counter on DE2 platform, the system includes an embedded microprocessor, a JTAG UART and a timer<王锋> 在 2024-11-13 上传 | 大小：17.65mb | 下载：0
[VHDL编程] clock-with-alarm-and-timer
说明：FPGA example, the timer buzzer. Can learn the FPGA involved in the grammar!-FPGA example, the timer buzzer. Can learn the FPGA involved in the grammar!<mayuan> 在 2024-11-13 上传 | 大小：2.53mb | 下载：0
[VHDL编程] gamefour
说明：这是一个自动售货机程序实现，功能如下：1.按一下button1按钮，表示购买货物A，第一个LED灯亮；按两下button1按钮，表示购买货物B，第二个LED灯亮；按三下button1按钮，表示购买货物C，第三个LED灯亮，同时7段数码管显示所要购买货物的价格。 2.LED灯亮后，开始输入硬币。button2按一下，输入10元，按两下，输入二十元，以此类推；Button3按一下输入5元，按两下输入10元，以此类推；button4按一下<XiaoLiuMang> 在 2024-11-13 上传 | 大小：15kb | 下载：0