资源列表
[VHDL编程] uart2bus_testbench_latest.tar
说明:UART for benchmark circuit<vivek> 在 2025-04-07 上传 | 大小:984kb | 下载:0
[VHDL编程] apb_slave_latest.tar
说明:APB slave master uding verilog<vivek> 在 2025-04-07 上传 | 大小:4kb | 下载:0
[VHDL编程] Segmentation-4G
说明:Segmentation of the 4G standard<sherif> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] i2c_slave_fpga_verilog_code
说明:I2C的salve完整代码以及实现例子,使用verilog编写-The full implementation of I2C protocol by verilog<wutao> 在 2025-04-07 上传 | 大小:34kb | 下载:0
[VHDL编程] AD0804_control
说明:配置AD0804的VHDL代码,经过验证可参考学习-Configure AD0804 VHDL code, reference study validated<刘阳河> 在 2025-04-07 上传 | 大小:1kb | 下载:0
[VHDL编程] Control_AD9516
说明:时钟芯片AD9516配置代码,VHDL开发,可仿真验证-Development, clock chip AD9516 configuration code, VHDL simulation<刘阳河> 在 2025-04-07 上传 | 大小:1kb | 下载:0
[VHDL编程] mealy_state_machine_v
说明:mealy状态机示例代码,可以在此代码上学期规范的状态机写法-mealy state machine sample code, this code can be on a state machine specification semester wording<tiangang> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] moore_state_machine_v
说明:moor状态机的示例代码,再次基础上可以学习标准的状态机写法-moor state machine sample code, we can once again learning standards based on the wording of the state machine<tiangang> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] user_encoded_machine_v
说明:The Verilog HDL Templates for State Machines that included in the Design Example web page are: o 4-State Mealy State Machine o 4-State Moore State Machine o Safe State Machine o User-Encoded State Machine-T<tiangang> 在 2025-04-07 上传 | 大小:2kb | 下载:0
[VHDL编程] safe_state_machine_v
说明:The Verilog HDL Templates for State Machines that included in the Design Example web page are: o 4-State Mealy State Machine o 4-State Moore State Machine o Safe State Machine o User-Encoded State Machine-T<tiangang> 在 2025-04-07 上传 | 大小:2kb | 下载:0