[VHDL编程] AD0804_control

说明：配置AD0804的VHDL代码，经过验证可参考学习-Configure AD0804 VHDL code, reference study validated
<刘阳河> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] Control_AD9516

说明：时钟芯片AD9516配置代码，VHDL开发，可仿真验证-Development, clock chip AD9516 configuration code, VHDL simulation
<刘阳河> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] mealy_state_machine_v

说明：mealy状态机示例代码，可以在此代码上学期规范的状态机写法-mealy state machine sample code, this code can be on a state machine specification semester wording
<tiangang> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] moore_state_machine_v

说明：moor状态机的示例代码，再次基础上可以学习标准的状态机写法-moor state machine sample code, we can once again learning standards based on the wording of the state machine
<tiangang> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] user_encoded_machine_v

说明：The Verilog HDL Templates for State Machines that included in the Design Example web page are: o 4-State Mealy State Machine o 4-State Moore State Machine o Safe State Machine o User-Encoded State Machine-T
<tiangang> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] safe_state_machine_v

说明：The Verilog HDL Templates for State Machines that included in the Design Example web page are: o 4-State Mealy State Machine o 4-State Moore State Machine o Safe State Machine o User-Encoded State Machine-T
<tiangang> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] OV7670_VGA

说明：实现OV7670照相机采集和在VGA显示屏上进行显示，易于理解和学习。-OV7670 camera acquisition and display on VGA display screen, easy to understand and learn.
<卢文建> 在 2024-10-11 上传 | 大小：907264 | 下载：0

[VHDL编程] dac_ctl

说明：主要功能为控制DAC芯片，来控制压控晶体振荡器，产生所需的时钟信号。-Mainly used for DAC control VCO to generate the required clock signal can be used directly.
<王平> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] pwm

说明：VHDL, quartet 2 , FPGA, cyclone II, controllen PWM brightness
<zeez> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] chuanxing

说明：VHDL的串行通信程序,硬件描述语言，使用xilinx ISE软件-VHDL serial communication program
<wkl> 在 2024-10-11 上传 | 大小：459776 | 下载：0

[VHDL编程] simplever

说明：this simple code to understand and, or and top level-this is simple code to understand and, or and top level
<goreng> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] Combinational

说明：this is a sample of combinational circuit in Verilog and VHDL. such as multiplexer, decoder, adder etc
<goreng> 在 2024-10-11 上传 | 大小：5120 | 下载：0