资源列表

« 1 2 ... .02 .03 .04 .05 .06 4007.08 .09 .10 .11 .12 ... 4311 »

[VHDL编程i2c_slave_fpga_verilog_code

说明:I2C的salve完整代码以及实现例子,使用verilog编写-The full implementation of I2C protocol by verilog
<wutao> 在 2024-11-14 上传 | 大小:34kb | 下载:0

[VHDL编程pin

说明:verilog 语言 编写。 实现洗衣机 的倒计时 显示。 以及各种洗衣模式的选择,芯片为ek10tc144-3-verilog language. Achieve washing machine countdown display. Laundry and selecting various modes, the chip is ek10tc144-3
<jianyoung> 在 2024-11-14 上传 | 大小:256kb | 下载:0

[VHDL编程AD0804_control

说明:配置AD0804的VHDL代码,经过验证可参考学习-Configure AD0804 VHDL code, reference study validated
<刘阳河> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程Control_AD9516

说明:时钟芯片AD9516配置代码,VHDL开发,可仿真验证-Development, clock chip AD9516 configuration code, VHDL simulation
<刘阳河> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程mealy_state_machine_v

说明:mealy状态机示例代码,可以在此代码上学期规范的状态机写法-mealy state machine sample code, this code can be on a state machine specification semester wording
<tiangang> 在 2024-11-14 上传 | 大小:2kb | 下载:0

[VHDL编程moore_state_machine_v

说明:moor状态机的示例代码,再次基础上可以学习标准的状态机写法-moor state machine sample code, we can once again learning standards based on the wording of the state machine
<tiangang> 在 2024-11-14 上传 | 大小:2kb | 下载:0

[VHDL编程user_encoded_machine_v

说明:The Verilog HDL Templates for State Machines that included in the Design Example web page are: o 4-State Mealy State Machine o 4-State Moore State Machine o Safe State Machine o User-Encoded State Machine-T
<tiangang> 在 2024-11-14 上传 | 大小:2kb | 下载:0

[VHDL编程safe_state_machine_v

说明:The Verilog HDL Templates for State Machines that included in the Design Example web page are: o 4-State Mealy State Machine o 4-State Moore State Machine o Safe State Machine o User-Encoded State Machine-T
<tiangang> 在 2024-11-14 上传 | 大小:2kb | 下载:0

[VHDL编程OV7670_VGA

说明:实现OV7670照相机采集和在VGA显示屏上进行显示,易于理解和学习。-OV7670 camera acquisition and display on VGA display screen, easy to understand and learn.
<卢文建> 在 2024-11-14 上传 | 大小:886kb | 下载:0

[VHDL编程dac_ctl

说明:主要功能为控制DAC芯片,来控制压控晶体振荡器,产生所需的时钟信号。-Mainly used for DAC control VCO to generate the required clock signal can be used directly.
<王平> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程pwm

说明:VHDL, quartet 2 , FPGA, cyclone II, controllen PWM brightness
<zeez> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程chuanxing

说明:VHDL的串行通信程序,硬件描述语言,使用xilinx ISE软件-VHDL serial communication program
<wkl> 在 2024-11-14 上传 | 大小:449kb | 下载:0
« 1 2 ... .02 .03 .04 .05 .06 4007.08 .09 .10 .11 .12 ... 4311 »

源码中国 www.ymcn.org