[VHDL编程] uart

说明：VHDL语言模拟异步串口程序，实测可用，欢迎下载-uart source design by FPGA
<yantl> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] Extras_Edge_Detection

说明：ALTERA DE1 SOC VHDL SOURCE CODE
<elamara> 在 2025-04-08 上传 | 大小：1.07mb | 下载：0

[VHDL编程] DE2_Media_Computer-sdcard

说明：ALTERA COMPUTER ORGANIZATION VHDL SOURCE FILES
<elamara> 在 2025-04-08 上传 | 大小：1.44mb | 下载：0

[VHDL编程] rsencoder.tar

说明：RS Encoder RTL verilog Code
<richman> 在 2025-04-08 上传 | 大小：4kb | 下载：0

[VHDL编程] ultimate_crc.tar

说明：Ultimate CRC Check RTL Verilog Code
<richman> 在 2025-04-08 上传 | 大小：226kb | 下载：0

[VHDL编程] pcpu_handle_mem

说明：Verilog实现五级流水线CPU，hazard以及时序功能已经实现。-Realize five-stage pipeline CPU
<llly> 在 2025-04-08 上传 | 大小：10.86mb | 下载：0

[VHDL编程] PL_LED_TEST

说明：zedboard板的流水灯程序，采用verilog语言编写-Zedboard board water lights procedures, the use of verilog language
<赵薇> 在 2025-04-08 上传 | 大小：588kb | 下载：0

[VHDL编程] vip_ex2

说明：ddr2读写测试程序，很好很经典，学习DDR2的同学值得下载学习-Ddr2 read and write test procedures, very classic, learning DDR2 students worth downloading learning
<高飞> 在 2025-04-08 上传 | 大小：539kb | 下载：0

[VHDL编程] 05_NIOS_SRAM

说明：利用FPGA的NIOS 2控制SRAM。FPGA的型号为Altera 的Cyclone 4。-Of FPGA NIOS 2 control SRAM. Altera' s FPGA model for the Cyclone 4.
<accountm> 在 2025-04-08 上传 | 大小：15kb | 下载：0

[VHDL编程] 14_ethernet_test

说明：这是利用FPGA实现对以太网传输的控制。FPGA为Spartan 6 LX16，以太网芯片为RTL8211。千兆传输速率。语言为Verilog，但没找到这一选项，故选择了最接近的VHDL-This is achieved using the FPGA Ethernet transmission control. FPGA for the Spartan 6 LX16, Ethernet chip RTL8211. Gigabit tra
<accountm> 在 2025-04-08 上传 | 大小：7.04mb | 下载：0

[VHDL编程] digital_clock

说明：基于vivado的FPGA数字闹钟的程序，verilog语言编写-Vivado based on the FPGA digital alarm clock procedures, verilog language
<kan> 在 2025-04-08 上传 | 大小：3kb | 下载：0

[VHDL编程] project_fir_test

说明：基于verilog的FIR滤波器设计，使用BASYS３作为开发工具-Verilog based FIR filter design, the use of BASYS3 as a development tool
<kan> 在 2025-04-08 上传 | 大小：37.35mb | 下载：0