[VHDL编程] guangshanchi

说明：实现光栅的四分频以及相位的判断和脉冲的计数，实验调试通过-THE TEST IS OK
<宋敏> 在 2024-10-11 上传 | 大小：17765376 | 下载：0

[VHDL编程] verilogiic1121

说明：fpga通过i2和e2prom通信，调试通过，可以直接拿来用-the test is ok
<宋敏> 在 2024-10-11 上传 | 大小：558080 | 下载：0

[VHDL编程] UART_16750_vhdl

说明：UART串口FPGA源文件，VHDL设计文件，兼容16750-UART FPGA VHDL 16750
<yp> 在 2024-10-11 上传 | 大小：23552 | 下载：0

[VHDL编程] jpb_ise12migration

说明：旋转编码 功能性键盘编码 spi时序发送数据-cycle key code
<李> 在 2024-10-11 上传 | 大小：910336 | 下载：0

[VHDL编程] music

说明：Music demo verilog file
<Raz> 在 2024-10-11 上传 | 大小：2048 | 下载：0

[VHDL编程] VERILOG-Simulation

说明：This VERILOG simulation example shows a 16 bit group ripple adder circuit for FPGA. The netlabel is used to split 16 bit bus to four 4 bit bus and connect them to four 4 bit adder. The result is joined to a 16 bit bus us
<Raz> 在 2024-10-11 上传 | 大小：2692096 | 下载：0

[VHDL编程] 16Bit-Group-Ripple-Adder

说明：Verilog Testbench for 16Bit Group Ripple Adder
<Raz> 在 2024-10-11 上传 | 大小：29696 | 下载：0

[VHDL编程] BCD-Counter

说明：Verilog Module for parity
<Raz> 在 2024-10-11 上传 | 大小：24576 | 下载：0

[VHDL编程] Error-Correcting-For-7bit-Hamming-Code

说明：Verilog Module for a 3 to 8 bit decoder
<Raz> 在 2024-10-11 上传 | 大小：84992 | 下载：0

[VHDL编程] Frequency-Meter

说明：Verilog Module for 7-Segment-Display Decoder for Common-Anode LED
<Raz> 在 2024-10-11 上传 | 大小：240640 | 下载：0

[VHDL编程] Parallel-To-Serial-Converter

说明：Verilog Module for 8-Bit Loadable Serial/Parallel-In Parallel-Out Shift Registers with Clock Enable and Asynchronous Clear
<Raz> 在 2024-10-11 上传 | 大小：148480 | 下载：0

[VHDL编程] pgm

说明：package for image reading and writing in vhdl
<kaissallami> 在 2024-10-11 上传 | 大小：2048 | 下载：0