[VHDL编程] ADC_READ

说明：读取 模数转换器的数据 把读来的数据存在FIFI中-ADC read，Einlesen der Daten von ADC-Wandler dann in FIFO Speichern
<Aaron> 在 2024-11-14 上传 | 大小：1kb | 下载：0

[VHDL编程] top_clock-plus

说明：在quartus ii上仿真24小时的时钟在输入基本的时钟信号后，秒数，分数，小时数的变化-After entering the basic clock signal, seconds, fractions, changes in the number of hours of simulation on a 24-hour clock quartus ii
<bajie> 在 2024-11-14 上传 | 大小：1.52mb | 下载：0

[VHDL编程] LCD1602

说明：LCD1602液晶 用VHDL语言写的显示字符串-LCD1602 LCD with VHDL language to write the display string
<赵嘉楠> 在 2024-11-14 上传 | 大小：3.08mb | 下载：0

[VHDL编程] half_integer

说明：数控分频器：以2.5分频为例的半整数分频器-half-integer frequency divider
<litong> 在 2024-11-14 上传 | 大小：208kb | 下载：0

[VHDL编程] ARINC_429

说明：FPGA实现ARINC429协议，利用verilog HDL做了完整的ARINC429通信收发协议，EDA开发平台为quartus ii9.1。-FPGA implementation ARINC429 protocol using verilog HDL to do a complete ARINC429 communication transceiver protocol, EDA development platform quar
<何俊> 在 2024-11-14 上传 | 大小：4kb | 下载：0

[VHDL编程] AMBA

说明：AMBA总线的Verilog语言模型，主要包括5个部分：AHB总线仲裁器，AHB-APB总线桥接器，AHB总线上从设备ROM模型-AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave
<zhch26> 在 2024-11-14 上传 | 大小：17kb | 下载：0

[VHDL编程] of

说明：VHDL源码OFDM信号传输系统基于FPGA(Field-Programmable Gate Array)-VHDL source OFDM signal transmission system based on
<zhch21> 在 2024-11-14 上传 | 大小：2.64mb | 下载：0

[VHDL编程] SHIFT4_Parallel-input-serial-output

说明：4位串行输入并行输出移位寄存器和移位寄存器产生伪随机序列的源代码以及相关分析-Four serial input and parallel output shift register and shift register of the source code of pseudo-random sequence and correlation analysis
<FANFAN> 在 2024-11-14 上传 | 大小：773kb | 下载：0

[VHDL编程] compare2bits

说明：中山大学数字设计和计算机体系结构-2位比较器的设计和实现-Sun yat-sen university digital design and computer architecture- 2 a design and implementation of the comparator
<FANFAN> 在 2024-11-14 上传 | 大小：80kb | 下载：0

[VHDL编程] MUX2_4bit

说明：数字设计和计算机体系结构-用verilog语言完成4位二选一数据选择器的设计-Digital design and computer architecture- complete the four alternatives with verilog language data selector design
<FANFAN> 在 2024-11-14 上传 | 大小：67kb | 下载：0

[VHDL编程] SEG7

说明：用verilog语言完成对七段译码器的设计和实现-Complete with verilog language design and implementation of seven-segment decoder
<FANFAN> 在 2024-11-14 上传 | 大小：103kb | 下载：0

[VHDL编程] lab6-3-8DECODER

说明：数字设计和计算机体系结构：用verilog语言描述3-8译码器的设计与实现-Digital design and computer architecture: use verilog language describe 3-8 decoder design and implementation
<FANFAN> 在 2024-11-14 上传 | 大小：73kb | 下载：0