[VHDL编程] sequential

说明：this a sample of sequential circuit in verilog and VHDL-this is a sample of sequential circuit in verilog and VHDL
<goreng> 在 2024-10-10 上传 | 大小：110592 | 下载：0

[VHDL编程] Filterfgfftd

说明：LIBRARY ieee USE ieee.std_logic_1164.ALL library work use work.fft_pkg.all
<goreng> 在 2024-10-10 上传 | 大小：6312960 | 下载：0

[VHDL编程] zongbian4

说明：基于verilog语言的差分曼彻斯特编码，内包含数据的采集，CRC校验（8位），和编码，输出。附有完整的工程文件。可直接调用modelsim仿真。-Based on differential Manchester encoding verilog language, and contains data collection, CRC check (8), and coding. With complete project file. M
<史成强> 在 2024-10-10 上传 | 大小：4214784 | 下载：0

[VHDL编程] UART6

说明：its a Universal ART code writen by VHDL
<mohamed> 在 2024-10-10 上传 | 大小：24576 | 下载：0

[VHDL编程] xuexidds

说明：利用quartus平台使用verilog语言实现直接数字频率合成-Use quartus platform verilog language Direct Digital Synthesis
<刘维> 在 2024-10-10 上传 | 大小：38912 | 下载：0

[VHDL编程] PICTUR_EFPGA

说明：学习FPGA的图像处理资料，需要一定的基础知识看起来才比较容易。-Learning FPGA image processing information, need some basic knowledge it looks easier.
<cc> 在 2024-10-10 上传 | 大小：25776128 | 下载：0

[VHDL编程] lcd

说明：Sparn3E 开发板，基于FPGA，实现板子上的LCD能够点亮，并且实现字符和 数字的显示-Sparn3E development board to achieve LED lights lit
<Tom> 在 2024-10-10 上传 | 大小：425984 | 下载：0

[VHDL编程] VER_I2C_EEPROM.ZIP

说明：EEPROM 的verilog仿真模型（cat24cxx系列）-verilog simulition Model of EEPROM,include cat24cxx
<kang sir> 在 2024-10-10 上传 | 大小：24576 | 下载：0

[VHDL编程] eetop.cn_Uvm_spi_bl_reg_tb

说明：uvm apb verification env
<杨磊> 在 2024-10-10 上传 | 大小：230400 | 下载：0

[VHDL编程] fifo

说明：FIFO是通过时钟来确定是同步还是异步的，同步FIFO的读写操作是通用一个时钟来控制的。另一方面。两个不同频率或者不同香味的时钟来控制异步FIFO的读写操作。 异步FIFO 跨越时钟域的同步问题-FIFO is determined by the clock is synchronous or asynchronous, synchronous FIFO read and write operations are a common
<Isabelle Cheung> 在 2024-10-10 上传 | 大小：3072 | 下载：0

[VHDL编程] IIR

说明：IIR滤波器是线性数字滤波器中最常见的一种类型。在一个给定的时间上IIR的输入依赖于它们的输入和先前的输出值。-IIR digital filter is a linear filter is the most common type. At a given time IIR input depending on their previous input and output values.
<Isabelle Cheung> 在 2024-10-10 上传 | 大小：48128 | 下载：0

[VHDL编程] ug480_7Series_XADC

说明：xinlinx V7芯片 用verliog 和vhdl 实现自带adc的模拟量采集-xinlinx V7 chip with verliog and vhdl realization comes adc analog acquisition
<wangsir> 在 2024-10-10 上传 | 大小：20480 | 下载：0