[VHDL编程] Booth2_16

说明：这是16位booth阶2的有符号乘法器及其相关测试程序-16 bit booth order 2 with symbolic multipliers and related test procedures
<胡英鹏> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] sp6ex16

说明：该文件是一个基于xilinx spartan 6芯片实现了uart通信的源码程序-The document is based on xilinx spartan 6 chip implements the source program uart communication
<liu> 在 2025-04-23 上传 | 大小：2.69mb | 下载：0

[VHDL编程] sp6ex18

说明：基于Verilog HDL的对片内RAM进行连续读写测试实例-Based on the on-chip RAM for continuous reading and writing test cases for Verilog HDL
<liu> 在 2025-04-23 上传 | 大小：4.85mb | 下载：0

[VHDL编程] LED_PATTERN

说明：I HAVE NOW UPLOADED A DESIGN IMPLEMENTING DIFFERENT LED PATTERN ON FPGA BASED BOARD.IN THIS CODE BOTH SEVEN SEGMENT AND LED DISPLAY USED AT THE SAME TIME-I HAVE NOW UPLOADED A DESIGN IMPLEMENTING DIFFERENT LED PATTERN ON
<ANMOL GUPTA> 在 2025-04-23 上传 | 大小：455kb | 下载：0

[VHDL编程] OOK_TEST

说明：此代码实现了2ASK的调制解调，其中有九位伪随机信号作为信号源，调制时钟可调。-The code is for 2ASK modulation and demodulation.
<luo> 在 2025-04-23 上传 | 大小：2.82mb | 下载：0

[VHDL编程] LCDTEXT

说明：another verilog code for t6963 lcd
<孙虎> 在 2025-04-23 上传 | 大小：1.44mb | 下载：0

[VHDL编程] project_2

说明：实现了基于FPGA的FFT变换，从最基本的32位2进制浮点数加减乘运算模块开始，组装出FFT模块。同时仿真文件中有32位浮点数转换为实数的仿真模块便于调试-Realized FPGA-based FFT transform, starting with the most basic 32-bit binary floating-point addition and subtraction multiplication module, a
<韦壮焜> 在 2025-04-23 上传 | 大小：2.99mb | 下载：0

[VHDL编程] Papilio

说明：demonstrate the sdram usuage
<jamesri> 在 2025-04-23 上传 | 大小：32kb | 下载：0

[VHDL编程] and_gate

说明：verilog code for and gate
<Nilendu Ghosal> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] dec

说明：verilog code for decoder
<Nilendu Ghosal> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] full_add

说明：full adder in verilog
<Nilendu Ghosal> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] half_add

说明：half adder in verilog
<Nilendu Ghosal> 在 2025-04-23 上传 | 大小：2kb | 下载：0