[VHDL编程] square_wave

说明：利用Vivado的高层次综合实现了一个可调方波的HDL描述-use the Vivado to realize a square wave with adjustable period
<WangYibin> 在 2025-04-24 上传 | 大小：2mb | 下载：0

[VHDL编程] delay_add

说明：利用Vivado高层次综合实现的用HDL语言描述的时序的delay函数-realize a delay function, which is described by the Verilog, by Vivado
<WangYibin> 在 2025-04-24 上传 | 大小：1.92mb | 下载：0

[VHDL编程] ovsf

说明：正交扩展稀疏码 在FPGA中实现 代码内容可靠 可以在硬件平台实现。-Sparse orthogonal spreading codes to achieve a reliable source content in FPGA can be implemented in hardware platform.
<陆从乐> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] ASK_two

说明：幅度键控调制是数字调制中 最为基本调制方式之一，这里的 文件是幅度键控调制的FPGA Verilog 文件-Amplitude shift keying modulation is one of the most basic digital modulation modulation, where the file is amplitude shift keying modulation FPGA Verilog file
<陆从乐> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] QPSK

说明：QPSK调制是数字调制解调中 最为常见的调制方式之一，此Verilog 文件可以在FPGA上实现QPSK的调制方式-QPSK modulation is one of the most common digital modem modulation scheme, this Verilog file QPSK modulation scheme can be implemented on FPGA
<陆从乐> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] fsk_two

说明：FSK是数字调制中最为常见的一种调制方式 Verilog 文件可以在FPGA上完成实现功能。-FSK is a digital modulation in the most common form of modulation can be done to achieve functional Verilog file on the FPGA.
<陆从乐> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] qam16

说明：QAM16是数字调制方式中最为常见的 方式之一，这里的Verilog 文件可以在 FPGA上实现的。-QAM16 digital modulation scheme is one of the most common ways here Verilog files can be implemented on the FPGA.
<陆从乐> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] zengliangPID

说明：pid算法中的增量式pid类型算法，偏差计算模块的详细程序-Type pid algorithm of incremental pid algorithm, deviation calculation module of the program in detail
<孙伟> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] sha1

说明：SHA1 hashing algorithm core.Basic architecture modified to perform 5 basic algorithm steps at single clock cycle.
<MediuM> 在 2025-04-24 上传 | 大小：17kb | 下载：0

[VHDL编程] pd

说明：使用线性CCD测量2点之间的距离。FPGA的源代码-CCD FPGA
<qiudongping> 在 2025-04-24 上传 | 大小：2.21mb | 下载：0

[VHDL编程] COM_REV

说明：基于FPGA的串口接收程序,标准通用的串口接收程序-FPGA-based receiver program
<Miss Yin> 在 2025-04-24 上传 | 大小：48kb | 下载：0

[VHDL编程] 13_smg_interface_demo

说明：计时器，并使用数码管来显示。计数程序产生一个６位的十进制的计数器，个位的计数为 100ms, 个位计到９进位，所以十位的计数为１s, 百位为 10s, 依次类推(A timer, and a digital tube to display.The counting program produces a 6 bit decimal counter, the number of bits is 100ms, the bit is 9, so
<峰123456> 在 2025-04-24 上传 | 大小：430kb | 下载：0