资源列表

« 1 2 ... .00 .01 .02 .03 .04 3905.06 .07 .08 .09 .10 ... 4311 »

[VHDL编程TEXTIO_in_vhdl_sim

说明:VHDL仿真中的TEXTIO及其应用,介绍、定义、仿真-TEXTIO VHDL simulation and its applications, introduction, definition, simulation
<bill> 在 2024-11-16 上传 | 大小:16kb | 下载:0

[VHDL编程SGDMA_dispatcher

说明:SGDMA包含以下特性: l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越(以字为单位) l 可编程添加描述符 l 用户可定制功能(提高逻辑和存储器利用率)-
<rachel> 在 2024-11-16 上传 | 大小:110kb | 下载:0

[VHDL编程DE2_70_CAMERA

说明: 这是基于de2-70的d5m摄像头控制还可以在vga上输出640x480的图像 -This is based on d5m camera control de2-70 can also output a 640x480 image on the vga
<汪洋> 在 2024-11-16 上传 | 大小:2.4mb | 下载:0

[VHDL编程voter7

说明:七位表决器,在QuartusII 13.0中,使用原理图输入,分模块设计,并带有仿真波形-Seven input voters,Designed in QuartusII 13.0,using schematic input design, Three module design, and simulation waveform
<李亚文> 在 2024-11-16 上传 | 大小:413kb | 下载:0

[VHDL编程traffic_light

说明:交通灯控制,分为6个状态,状态1:复位,所有的灯熄灭;状态2:东西绿南北红维持15s时间;状态3:东西黄南北红维持5s时间;状态4:东西红南北绿维持15s时间;状态5:东西红南北黄维持5s时间;状态6:所有变为红灯维持5s时间。各个状态时间可修改,备注清晰-Traffic light control, divided into six states, state 1: reset, all the lights went out 2
<李亚文> 在 2024-11-16 上传 | 大小:521kb | 下载:0

[VHDL编程uart

说明:UART串口通信,50M晶振,256000波特率(从9600到256000可选),8位数据,1位开始,1位结束,没有校验位,测试稳定传输。-UART serial communication, 50M crystal, 256,000 baud rate ( 9600-256000 optional), 8 data bits, 1 start, an end, no parity bit, stable transmission te
<李亚文> 在 2024-11-16 上传 | 大小:3.03mb | 下载:0

[VHDL编程alu

说明:这是一个alu源代码,是大学数字电路课的实验课作业。-this is a alu code.
<胡英鹏> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程Booth2_16

说明:这是16位booth阶2的有符号乘法器及其相关测试程序-16 bit booth order 2 with symbolic multipliers and related test procedures
<胡英鹏> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程sp6ex16

说明:该文件是一个基于xilinx spartan 6芯片实现了uart通信的源码程序-The document is based on xilinx spartan 6 chip implements the source program uart communication
<liu> 在 2024-11-16 上传 | 大小:2.69mb | 下载:0

[VHDL编程sp6ex18

说明:基于Verilog HDL的对片内RAM进行连续读写测试实例-Based on the on-chip RAM for continuous reading and writing test cases for Verilog HDL
<liu> 在 2024-11-16 上传 | 大小:4.85mb | 下载:0

[VHDL编程LED_PATTERN

说明:I HAVE NOW UPLOADED A DESIGN IMPLEMENTING DIFFERENT LED PATTERN ON FPGA BASED BOARD.IN THIS CODE BOTH SEVEN SEGMENT AND LED DISPLAY USED AT THE SAME TIME-I HAVE NOW UPLOADED A DESIGN IMPLEMENTING DIFFERENT LED PATTERN ON
<ANMOL GUPTA> 在 2024-11-16 上传 | 大小:455kb | 下载:0

[VHDL编程OOK_TEST

说明:此代码实现了2ASK的调制解调,其中有九位伪随机信号作为信号源,调制时钟可调。-The code is for 2ASK modulation and demodulation.
<luo> 在 2024-11-16 上传 | 大小:2.82mb | 下载:0
« 1 2 ... .00 .01 .02 .03 .04 3905.06 .07 .08 .09 .10 ... 4311 »

源码中国 www.ymcn.org