资源列表

« 1 2 ... .04 .05 .06 .07 .08 3909.10 .11 .12 .13 .14 ... 4311 »

[VHDL编程eluosi_game

说明:使用Quartus II 9.1完成俄罗斯方块游戏,只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单,使用的是VHDL和Verilog语言-Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. Th
<韩闯> 在 2024-11-16 上传 | 大小:2.08mb | 下载:0

[VHDL编程fpga-fir

说明:使用Quartus II 9.1完成低通FIR滤波器的实现,在任意开发板上都能实现。操作简单,使用的是VHDL和Verilog语言-Use the Quartus II 9.1 the realization of the complete low pass FIR filter, can be implemented in any development board. The operation is simple, the use
<韩闯> 在 2024-11-16 上传 | 大小:1.34mb | 下载:0

[VHDL编程post_norm_fmul2

说明:Post_norm_fmul2 vhdl code
<farnaz> 在 2024-11-16 上传 | 大小:6kb | 下载:0

[VHDL编程mulfp

说明:Mulfp for vhdl coddin-Mulfp for vhdl coddingg
<farnaz> 在 2024-11-16 上传 | 大小:11kb | 下载:0

[VHDL编程FLOAT

说明:Floating point vhdl coding
<farnaz> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程fpu_arch

说明:Floating point architecture
<farnaz> 在 2024-11-16 上传 | 大小:5kb | 下载:0

[VHDL编程khanom-heydari

说明:Floaaattiing poiiint for vhd-Floaaattiing poiiint for vhdlll
<farnaz> 在 2024-11-16 上传 | 大小:177kb | 下载:0

[VHDL编程polyphaseFIR_1v0

说明:polyphase fir dilter
<arjun> 在 2024-11-16 上传 | 大小:37kb | 下载:0

[VHDL编程reset_syn

说明:复位信号的处理,实现“异步清零,同步释放”的功能。-Reset signal processing, " asynchronous clear, synchronous release" function.
<小白> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程clk_div

说明:时钟分频功能模块,采用计数器后两位异或再移位的方式实现,节约资源。-Clock divider function module, after using two different counter or re-shift ways to save resources.
<小白> 在 2024-11-16 上传 | 大小:1kb | 下载:0

[VHDL编程rs422_r

说明:此功能模块实现了422标准协议的单字节接收功能,采用了起始位+8位数据位+奇校验+1停止位的方式,实现了串行输入并行输出的功能。-This function module implements the standard protocols 422 single-byte receive function, using the start bit+ 8 data bits odd parity+1+ stop bits, enabling
<小白> 在 2024-11-16 上传 | 大小:2kb | 下载:0

[VHDL编程rs422_t

说明:此功能模块实现了422标准协议的单字节发送功能,采用了起始位+8位数据位+奇校验+1停止位的方式,实现了并行输入串行输出的功能。-This function module implements the standard protocols 422 single-byte transmit function, the start bit+ 8 data bits odd parity+1+ stop bits, enabling a pa
<小白> 在 2024-11-16 上传 | 大小:2kb | 下载:0
« 1 2 ... .04 .05 .06 .07 .08 3909.10 .11 .12 .13 .14 ... 4311 »

源码中国 www.ymcn.org