[VHDL编程] pulse

说明：一个产生可调频率和可调占空比Verilog源代码，希望对你起到作用-A variable frequency and variable duty cycle generates Verilog source code, you want to play a role
<wangzao> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] time60

说明：一个占用资源很少的时钟产生Verilog代码，值得借鉴-A small footprint clock generator Verilog code, is worth learning
<wangzao> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] LCDandSDRAM-test

说明：一个SOPC实验，关于LCD的控制和SDRAM的使用方法-A SOPC experiment on LCD of control and the use of SDRAM
<狗狗> 在 2024-11-18 上传 | 大小：761kb | 下载：0

[VHDL编程] MC8051_test

说明：基于SOPC的MCU51单片机内核的开发，需要使用51单片机内核的直接拿走。-MCU51 microcontroller core based SOPC development, requires the use of 51 microcontroller core directly away.
<狗狗> 在 2024-11-18 上传 | 大小：11.64mb | 下载：0

[VHDL编程] MicroC-OSII-sopc

说明：MicroC-OSII 在SOPC环境下的搭建，程序已经搭建好一个Micro-OSII开发环境-MicroC-OSII built in SOPC environment, the program has set up a Micro-OSII good development environment
<狗狗> 在 2024-11-18 上传 | 大小：14.06mb | 下载：0

[VHDL编程] DE0_developboard_VGA

说明：DE0开发板VGA接口显示硬件实现，可显示图片。-DE0 board VGA interface to display hardware, display pictures.
<bazige> 在 2024-11-18 上传 | 大小：220kb | 下载：0

[VHDL编程] IIR_TEST

说明：fpga开发IIR滤波器，滤除声音中的噪声。-fpga development IIR filter, filter out the sound of the noise.
<bazige> 在 2024-11-18 上传 | 大小：7.62mb | 下载：0

[VHDL编程] uart_txrx

说明：fpga 串口发送与接收VHDL硬件语言实现。附有仿真测试程序。-fpga serial port to send and receive VHDL hardware language. With simulation testing program.
<bazige> 在 2024-11-18 上传 | 大小：5.86mb | 下载：0

[VHDL编程] Source

说明：This power point file consist of a lot of different vhdl code for component with source code VHDL (VHSIC Hardware Descr iption Language) is a hardware descr iption language used in electronic design automation to de
<pouya> 在 2024-11-18 上传 | 大小：897kb | 下载：0

[VHDL编程] counter

说明：FPGA编程，用Verilog语言实现4位累加器功能-The FPGA programming, realize four accumulator with Verilog language features
<龚俊> 在 2024-11-18 上传 | 大小：521kb | 下载：0

[VHDL编程] taxi

说明：FPGA编程，用Verilog语言实现出租车计费器功能-The FPGA programming, the taxi is realized with Verilog language features
<龚俊> 在 2024-11-18 上传 | 大小：2.52mb | 下载：0

[VHDL编程] AD7606

说明：AD7606的状态机驱动，并口模式，verilog代码，可正常使用。-AD7606 state machine drive, verilog code, can be normal use.
<小波> 在 2024-11-18 上传 | 大小：3kb | 下载：0