[VHDL编程] freq

说明：verilog 编写的频率计 管脚绑定支持Xilinx Spartan6-verilog prepared frequency meter pin binding support Xilinx Spartan6
<> 在 2024-11-17 上传 | 大小：4kb | 下载：0

[VHDL编程] sata_phy_latest.tar

说明：用verilog写成的sata2的phy物理层，可应用与sata2的控制层下层接口！-Phy written by verilog sata2 the physical layer, the lower layer can be applied to the interface control layer and sata2!
<hezigang> 在 2024-11-17 上传 | 大小：378kb | 下载：0

[VHDL编程] szz

说明：基于CPLD的数字钟，用VHDL语言编写，数码管显示，可调时调分，具有整点报时功能。-CPLD-based digital clock, using VHDL language, the digital display, an adjustable transfer points, the whole point timekeeping function.
<李襄> 在 2024-11-17 上传 | 大小：287kb | 下载：0

[VHDL编程] Digital-dynamic-display-FPGA

说明：数码管动态显示 FPGA verilog 基本例程-Digital dynamic display FPGA
<zhouxiao> 在 2024-11-17 上传 | 大小：438kb | 下载：0

[VHDL编程] FPGA-PWM_LED

说明：FPGA 实现PWM控制LED的例程 具有参考意义-FPGA to achieve LED PWM control routine
<zhouxiao> 在 2024-11-17 上传 | 大小：429kb | 下载：0

[VHDL编程] des

说明：des algorithm Simple
<kalyan> 在 2024-11-17 上传 | 大小：109kb | 下载：0

[VHDL编程] image_ver_main

说明：The design of multi level sensor is mostly based on FSM controller-The design of multi level sensor is mostly based on FSM controller
<kalyan> 在 2024-11-17 上传 | 大小：375kb | 下载：0

[VHDL编程] parallel_prefix_flag

说明：design of parallel prefix adder in verilog
<kalyan> 在 2024-11-17 上传 | 大小：340kb | 下载：0

[VHDL编程] traffic_cntrl

说明：FSM based traffic light controller
<kalyan> 在 2024-11-17 上传 | 大小：394kb | 下载：0

[VHDL编程] DDSN

说明：quartus II 13.0 DDS工程文件，采用VHDL编写，可输出正交两路正弦信号。可以直接用modelsim-alter 仿真-quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter
<连天> 在 2024-11-17 上传 | 大小：1.79mb | 下载：0

[VHDL编程] modelsim

说明：一款用于扩频通信发射系统的CPLD程序，基本的QPSK调制-A used in spread spectrum communication system of CPLD program, basic QPSK modulation
<猫神> 在 2024-11-17 上传 | 大小：7kb | 下载：0

[VHDL编程] sdram_demo

说明：主要编写了sdram的驱动程序开发程序，在开发板上运行成功-this file is to drive sdr sdram , it runs on platform successfully
<张绍龙> 在 2024-11-17 上传 | 大小：4.08mb | 下载：0