[VHDL编程] ad7606

说明：ADC7606的驱动代码，采用verilog实现-ADC7606 driver code, using Verilog to achieve
<小云 > 在 2025-02-26 上传 | 大小：2kb | 下载：0

[VHDL编程] 16_clk_generator

说明：简单的任意分频源码,可以通过调节参量改变输出频率-Simply divide any source, the output frequency can be changed by adjusting the parameters
<libo> 在 2025-02-26 上传 | 大小：2.88mb | 下载：0

[VHDL编程] LED

说明：QuartusII 9下的LED灯示例，很简单的例子，可以直接运行-The sample of LED of quartus II 9.0 with the language of Verilog
<peanut> 在 2025-02-26 上传 | 大小：1.16mb | 下载：0

[VHDL编程] Simple_Logic_Continue

说明：quartusII 9编写的74161模块，简单的例子，可以直接运行-The module 74161 with the language of verilog
<peanut> 在 2025-02-26 上传 | 大小：1.31mb | 下载：0

[VHDL编程] XC2C

说明：基于FPGA的8路心电数据采集，发送给MSP430.-FPGA-based 8-channel ECG data acquisition, send MSP430.
<wenda> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] shuzishizhong

说明：FPGA代码，数字时钟，可调小时，分钟，秒钟，调节时闪烁-digital clock
<洪世林> 在 2025-02-26 上传 | 大小：6.41mb | 下载：0

[VHDL编程] seg

说明：四位一体数码管显示，实现数码管动态显示。已经测试，很好用！-Four digital tube display, realize the dynamic display of digital tube.Already test, very good!
<吴宁> 在 2025-02-26 上传 | 大小：3.09mb | 下载：0

[VHDL编程] i2s_latest

说明：Details Name: i2s Created: Mar 22, 2004 Updated: Jan 10, 2014 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other project properties Category: Communication co
<chen> 在 2025-02-26 上传 | 大小：5kb | 下载：0

[VHDL编程] my_uart2

说明：基于FPGA的串口通信源代码。已经经过调试助手测试，-Release 13.2- WebTalk (O.61xd) Copyright (c) 1995-2010 Xilinx, Inc. All rights reserved. Project Information -------------------- ProjectID=BFC2DD71D6FA404A87FDA640DB4B5999 Projec
<chen> 在 2025-02-26 上传 | 大小：248kb | 下载：0

[VHDL编程] vga256

说明：这是一个Verilog的VGA程序，可以再显示屏上显示8种颜色-This is a VGA-Verilog procedures can be shown on the display 8 colors
<lulei> 在 2025-02-26 上传 | 大小：549kb | 下载：0

[VHDL编程] PCIIP-core

说明：基于FPGA的PCI ip core 设计源代码，里面包含所有的fifo,状态机源代码，drives 驱动源代码。-“fifo_control.v” Module FIFO_CONTROL includes control logic for single FIFO. It consists of read and write address generation and full, almost full, empty and
<chen> 在 2025-02-26 上传 | 大小：1.86mb | 下载：0

[VHDL编程] sp605_pcie_13.2

说明：基于FPGA，pcie开发的源码程序，已经经过测试，上传来给其他爱好者学习交流。- input user_clk, input user_reset, input user_lnk_up, // Tx input [5:0] tx_buf_av, input tx_cfg_req, ou
<chen> 在 2025-02-26 上传 | 大小：364kb | 下载：0