资源列表

« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4311 »

[VHDL编程CRC32_D82

说明:CRC 校验 // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit is D[7]- // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // conv
<kirin-Jen> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程FPGALVDS

说明:FPGA差分转单端(xilinx),操作介绍,从源码角度介绍-FPGA differential to single ended (Xilinx)
<kirin-Jen> 在 2025-01-19 上传 | 大小:487kb | 下载:0

[VHDL编程dds

说明:NCO,同时产生cos和sin信号。quartus -NCO, while producing cos and sin signals. quartus II
<赵睿铭> 在 2025-01-19 上传 | 大小:5.24mb | 下载:0

[VHDL编程walsh

说明:沃尔什函数发生器工程文件,Quartus Ⅱ 13.0版本-Walsh Function Generator
<jiyao> 在 2025-01-19 上传 | 大小:669kb | 下载:0

[VHDL编程verilog--dianhuajifei

说明:详细介绍了电话计费系统的计时,计费!详细的程序说明-Details of the timing telephone billing system, billing! Detailed descr iption of the procedures
<王龙> 在 2025-01-19 上传 | 大小:4kb | 下载:0

[VHDL编程vga_module

说明://VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0-//VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0
<reza> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程ir_module

说明:ir_module with verilog code for controller remote
<reza> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程LCDFPGA

说明:用于FPGA的LCD显示,已验证是好使的。包括两个程序,VHDL编程。-LCD display for FPGA, is so that the verified. Includes two programs, VHDL programming.
<滕永平> 在 2025-01-19 上传 | 大小:11.06mb | 下载:0

[VHDL编程uart

说明:本设计用接口芯片的VHDL的设计方法,通过对MAX232串行通总线接口的设计,掌握发送与接收电路的基本设计思路,并进行串口通信-This design using VHDL design methodology interface chip, through the MAX232 serial communication bus interface design, master the basic design ideas to sen
<typ> 在 2025-01-19 上传 | 大小:3.12mb | 下载:0

[VHDL编程elevator_controller

说明:采用verilog写的四层电梯控制程序,有相应的图片,报告,容易理解-Elevator controller program of four floors use the Verilog, and it includes paper and picture,and it is very easy understand.
<maogang> 在 2025-01-19 上传 | 大小:1.22mb | 下载:0

[VHDL编程FPGADM9000AVerilog

说明:FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize
<飞翔> 在 2025-01-19 上传 | 大小:2.67mb | 下载:0

[VHDL编程multiplier

说明:multiplier with HEX-LED indication. numbers from 0 to 9. tested on Altera DE2 and simulation.
<w3bpunk> 在 2024-11-08 上传 | 大小:465.67kb | 下载:0
« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4311 »

源码中国 www.ymcn.org