[VHDL编程] frequency

说明：verilog编写的双量程频率计及仿真测试程序，采用500MHz系统时钟-verilog prepared dual-range frequency meter and simulation test program, using 500MHz system clock
<薛思洋> 在 2025-01-19 上传 | 大小：3kb | 下载：0

[VHDL编程] frame

说明：verilog编写的帧同步检测代码及仿真程序。帧信息序列用伪随机码表示，同步码为100110-fr a me synchronization detection code written in verilog and simulation procedures with fr a me information using a pseudo-random code sequence, and synchronization code 10
<薛思洋> 在 2025-01-19 上传 | 大小：4kb | 下载：0

[VHDL编程] i2c_slave

说明：使用verilog语言实现I2C Slave功能模块，带有地址匹配和8位寄存器和8位数据读写。-verilog HDL I2C Slave function module with address matching and eight 8-bit data registers and write.
<joans> 在 2025-01-19 上传 | 大小：373kb | 下载：0

[VHDL编程] msp430f5529_digital_clock

说明：这是一份msp430f5529开发板的数字钟例程，实现了数字时时钟，指针式时钟，背光调整等一系列完善的功能-This is a digital clock routine of msp430f5529, it has digital clock, pointer type clock, backlight adjustment and a series of perfect functions
<tanxiaoyao> 在 2025-01-19 上传 | 大小：2.5mb | 下载：0

[VHDL编程] msp430f5529_accelerater

说明：msp430f5529开发板的加速度计实验程序，可以实验加速度计，里面编写了两个简单的使用加速度计的小游戏-msp430f5529 development board accelerometer experimental procedure can experiment accelerometer, which prepared two simple little game using accelerometer
<tanxiaoyao> 在 2025-01-19 上传 | 大小：2.5mb | 下载：0

[VHDL编程] msp430f5529_airship_game

说明：msp430f5529单片机非常经典的飞船蔽障游戏，使用LCD10264显示，可以用来学习430的液晶UI显示技术-msp430f5529 SCM is very classic spaceship unblinded game, use LCD10264 display, can be used to learn UI 430 LCD display technology
<tanxiaoyao> 在 2025-01-19 上传 | 大小：2.53mb | 下载：0

[VHDL编程] msp430f5529_usb_pc

说明：一个单片机与PC通过串口通讯的实验，单片机型号是msp430f5529-A single chip computer and PC through the serial port communication experiment, single-chip model is msp430f5529
<tanxiaoyao> 在 2025-01-19 上传 | 大小：2.49mb | 下载：0

[VHDL编程] msp430f5529_usb_rw

说明：430单片机的USB读写实验，基于msp430f5529开发板，大家可以学习一下-430 singlechip USB read and write test, based on the msp430f5529 development board, you can learn about it
<tanxiaoyao> 在 2025-01-19 上传 | 大小：2.52mb | 下载：0

[VHDL编程] cpu_design

说明：FPGA MIPS架构CPU，五段流水线功能，ISE开发，verilog语言，可综合，模拟结果正确，内含设计报告-FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language
<leo> 在 2025-01-19 上传 | 大小：2.32mb | 下载：0

[VHDL编程] QUASIC

说明：THIS IS USED FOR IN VLSI PROJECTS
<venkatesh> 在 2025-01-19 上传 | 大小：755kb | 下载：0

[VHDL编程] SPI_MASTER

说明：VHDL实现的SPI Master 采用标准状态机，已完成实际验证-VHDL implementation of SPI Master standard state machine has completed the actual verification
<zhaojun> 在 2025-01-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ddr2_sdram_latest.tar

说明：1.初始化-Sequenz的RAM 2. Automaic写Sequenz（写入16数据字每一个64位的RAM） 3.自动读Sequenz（从RAM读出的第一个数据字）-1. Init-Sequenz for the RAM 2. Automaic Write-Sequenz (writes 16 Datawords each 64Bit to the RAM) 3. Automatic Read-Sequenz (
<包> 在 2025-01-19 上传 | 大小：3.41mb | 下载：0