资源列表
[VHDL编程] Verilog-RS232
说明:本程序是在FPGA里面模拟RS232串口,并在已调试成功。-This procedure is simulated in FPGA RS232 serial port, and in the debugging success<yz> 在 2025-01-19 上传 | 大小:3kb | 下载:0
[VHDL编程] 2009511191253884-(1)
说明:基基于fpga的1602点灯程序的源代码 于fpga的1602点灯程序的源代码- Kiki on fpga 1602 fpga lighting source code 1602 based lighting source code in fpga 1602 lighting source code<zhan> 在 2025-01-19 上传 | 大小:182kb | 下载:0
[VHDL编程] counter_16
说明:基于ISE14.7开发的模16的计数器,使用的FPGA开发板为Spartan 3E Start Kit-Based on the development of mold counter ISE14.7 16, FPGA development board used for the Spartan 3E Start Kit<zhanghust> 在 2025-01-19 上传 | 大小:1.46mb | 下载:0
[VHDL编程] Prescaler-to-use-VHDL-design
说明:本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计,包括偶数分频、非 50 占空比和50 占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使用的电路,并在 ModelSim 上进行验证。-This paper describes the use of examples prescaler to u<liufei> 在 2025-01-19 上传 | 大小:332kb | 下载:0
[VHDL编程] module-dapeng
说明:本代码基于FPGA实现了计时范围:00’00”00 ~ 59’59”99,显示的最长时间为59分59 秒的功能。数字秒表的计时精度是10ms。显示工作方式:a、用八位数码管显示读数 b、用两个按钮开关(一个按钮使秒表复位,另一个按钮控制秒表的启动/暂停)-This code based on FPGA to realize the timing range: 00 00 00 ~ 59 59 "99," according t<董婷> 在 2025-01-19 上传 | 大小:4kb | 下载:0
[VHDL编程] Zynq_AMP_Example
说明:ZYNQ 平台搭建,ZYNQ芯片的应用,初学者有一定的帮助-ZYNQ platform to build, ZYNQ chip applications. Beginners will certainly help<刘海> 在 2025-01-19 上传 | 大小:1.1mb | 下载:0