资源列表
[VHDL编程] frequency-meter-design
说明：在Altera DE2-70的开发板上实现频率计设计。-Achieve frequency meter design Altera DE2-70 development board.<柴贤臣> 在 2025-01-19 上传 | 大小：3.28mb | 下载：0
[VHDL编程] crc_peripheral32
说明：附件是32位循环冗余校验码的硬件语言（v语言）实现。-Attached is a hardware language 32 cyclic redundancy check code (v language) implementation.<柴贤臣> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] Verilog-example
说明：Verilog 例子 说明，值得借鉴，学习Verilog的新手过来看看吧-Verilog example<花生> 在 2025-01-19 上传 | 大小：112kb | 下载：0
[VHDL编程] halfadder.v.tar
说明：Verilog Code for Half Adder Circuit with testbench code-Verilog Code for Half Adder Circuit with testbench code...<Dhaval> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] fulladder.tar
说明：Verilog Code for Full Adder circuit with Testbench file-Verilog Code for Full Adder circuit with Testbench file...<Dhaval> 在 2025-01-19 上传 | 大小：1kb | 下载：0
[VHDL编程] basicgates
说明：Verilog Code for Basic Gates implementation with testbench-Verilog Code for Basic Gates implementation with testbench..<Dhaval> 在 2025-01-19 上传 | 大小：76kb | 下载：0
[VHDL编程] 8bit_decoder
说明：Verilog code for 3*8 Decoder Circuit with testbench file-Verilog code for 3*8 Decoder Circuit with testbench file....<Dhaval> 在 2025-01-19 上传 | 大小：8kb | 下载：0