[VHDL编程] modelsim

说明：modelsim的初学教程，quartus10以上的版本不自带时序仿真，modelsim仿真好用-modelsim beginner tutorials, quartus10 above version does not own timing simulation, modelsim simulation handy
<张明想> 在 2025-04-23 上传 | 大小：379kb | 下载：0

[VHDL编程] smg_8

说明：基于verilog HDL预言的8段数码管驱动程序，模块化-Predictions based on verilog HDL 8 digital tube driver, modular
<张明想> 在 2025-04-23 上传 | 大小：104kb | 下载：0

[VHDL编程] 21_ds1302

说明：基于verilog HDL语言的模块程序，用于驱动ds1302时钟芯片-Based on verilog HDL language module program for driving ds1302 clock chip
<张明想> 在 2025-04-23 上传 | 大小：4.28mb | 下载：0

[VHDL编程] signed_integer_divider_latest.tar

说明：VERILOG IMPLEMENTATION OF SIGNED INTEGER DIVIDER
<ANNIYAN> 在 2025-04-23 上传 | 大小：7kb | 下载：0

[VHDL编程] fbas_encoder_latest.tar

说明：FPGA BASELINE ENCODER (jpeg mpeg)
<ANNIYAN> 在 2025-04-23 上传 | 大小：224kb | 下载：0

[VHDL编程] hello_world

说明：简单的控制FPGA能在上面运行的哦，采用sopc技术niosii。-fpga sopc
<成员> 在 2025-04-23 上传 | 大小：6.76mb | 下载：0

[VHDL编程] CME3000FPGADevelopment-

说明：针对京微雅阁的CME300 FPGA教程，里面有几个例程，并附有源代码，初学者可尽快入门。-For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.
<yy> 在 2025-04-23 上传 | 大小：1.25mb | 下载：0

[VHDL编程] xiaoshu

说明：基于Verilog的小数分频,带testbench，可直接modelsim仿真-Verilog-based fractional divider with testbench, modelsim simulation can be directly
<yy> 在 2025-04-23 上传 | 大小：2.25mb | 下载：0

[VHDL编程] I2C_SPI_UART__CME

说明：京微雅阁FPGA的接口例程,几种常见的接口，针对51内核的-Beijing micro Accord FPGA interface routines, several common interface, for 51 cores
<yy> 在 2025-04-23 上传 | 大小：222kb | 下载：0

[VHDL编程] lqz2

说明：这个程序是4位BCD码到二进制码的转换器-4 BCD code to binary code converter
<李求知> 在 2025-04-23 上传 | 大小：6.56mb | 下载：0

[VHDL编程] lqz3

说明：这个程序是带置位的同步可逆（加1或减1）5进制计数器-This procedure is reversible with synchronous set (plus one or minus one) 5 binary counter
<李求知> 在 2025-04-23 上传 | 大小：523kb | 下载：0

[VHDL编程] lqz4

说明：这个程序是带置位的双向移位串入/并出6位移位寄存器-This program is a bidirectional shift with a set string into/out of 6-bit shift register and
<李求知> 在 2025-04-23 上传 | 大小：517kb | 下载：0