资源列表

« 1 2 ... .55 .56 .57 .58 .59 3360.61 .62 .63 .64 .65 ... 4311 »

[VHDL编程DE2_NIOS_Lite_12_flash

说明:实现如何在Nios II对Flash进行读写 [SOPC、Nios II、DE2] -Introduce how to read and write the Flash using Nios II[SOPC、Nios II、DE2]
<bobgeng> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程xitong1

说明:一款基于FPGA的对于VGA实现全彩控制的程序-A FPGA-based implementation for the full-color VGA control procedures
<mimi> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程FPGA-basedrealizationoftheFFT

说明:基于FPGA的FFT处理器的实现,适合做fpga的工程技术人员参考-FPGA-based realization of the FFT processor, suitable for the engineering and technical personnel fpga reference
<bonjour> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程VHDL-for-FPGA

说明:非常具体实用的VHDL程序,可以直接用。非常适合新手使用。-Very specific and practical VHDL program can be directly used. Very suitable for novices to use.
<liujingxing> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程fpgacis

说明:主要是通过使用FPGA利用CIS(接触式图像传感器)进行图像采集,通过AD转换之后把数据存储到FPGA里面开辟的FIFO-Mainly through the use of FPGA utilization of CIS (non-contact image sensor) image acquisition, through the data storage after AD transform to open the FIFO FP
<袁官福> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程divide_7

说明:七分频 quartus实现 有RTL图-RTL implementations seven frequency quartus map
<海到无涯> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程lab5_doc

说明:FPGA很好的实验代码,用verilog进行编写的!-FPGA,used verilog HDL!
<高强> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程I2C_wr(no-down)

说明:I2C的读写时序,希望有帮助,写的很辛苦当时-I2C read and write timing, want to help, write a very hard time
<陈佳> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程shuzijishiqi

说明:基于VHDL的数字计时器,手动可控正计时和倒计时(含复位键和使能键)-VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key)
<王润东> 在 2025-02-01 上传 | 大小:1.04mb | 下载:0

[VHDL编程ALU

说明:简单在fpga上实现的alu部分功能,初学数字信号处理者使用-Simple on fpga alu implemented some functions, beginner to use digital signal processing
<胡文昱> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程bch_dec_enc_dcd

说明:关于BCH的编码器和译码器,可实现16位,32位,64位,128位的编码和译码纠错,2位纠错,Verilog实现-On the BCH encoder and decoder, can achieve 16-bit, 32-bit, 64-bit, 128-bit encoding and decoding error correction, 2-bit error correction, Verilog implementation
<小小> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0

[VHDL编程aes-project-master

说明:aes project vhdl FPGA
<Nguyen Nam> 在 2025-02-01 上传 | 大小:1.05mb | 下载:0
« 1 2 ... .55 .56 .57 .58 .59 3360.61 .62 .63 .64 .65 ... 4311 »

源码中国 www.ymcn.org