[VHDL编程] srio_test_1

说明：xilinx rapidio仿真,xilinx ip core 改核为收费核，用liscense获取核文件，共享个大家学习-xilinx rapidio
<jiyun> 在 2025-02-01 上传 | 大小：25.66mb | 下载：0

[VHDL编程] VerilogBook

说明：详细解析了verilog语言的语法知识，适于入门学习使用，学习掌握verilog语言-Detailed analysis of the verilog language, grammar, suitable for entry-learning, learning and mastering the language verilog
<he> 在 2025-02-01 上传 | 大小：4.63mb | 下载：0

[VHDL编程] Layman-FunFPGA(1-150)

说明：特权同学的深入浅出玩转FPAG文档，1-150，书籍电子档-Fun FPAG privileged students layman documentation ,1-150, E-book file
<he> 在 2025-02-01 上传 | 大小：21.81mb | 下载：0

[VHDL编程] i2c_latest.tar

说明：This source file may be used and distributed without ---- ---- restriction provided that this copyright statement is not ---- ---- removed from the file and that any derivative work contains ---- ---- the original
<diselze> 在 2025-02-01 上传 | 大小：1.41mb | 下载：0

[VHDL编程] clk_DCM_50to75MHz

说明：调用ISE010.1的IP核DCM来实现频率倍增，本程序实现的是50MHz到75MHz的倍增，开发者可以根据DCM的参数设置实现不同频率的倍增-Call ISE010.1 IP core DCM to achieve frequency doubling, the program is 50MHz to 75MHz multiplication, developers can implement different parameter
<wulei> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] GV8500_Data_Sheet

说明：HD-SDI线驱芯片的资料，讲述SDI工作原理，对SDI初学都很有帮助！-HD-SDI cable driver chip information about SDI working principle of SDI are very helpful for beginners!
<陈瑞> 在 2025-02-01 上传 | 大小：1.03mb | 下载：0

[VHDL编程] zobrazenie_16_bit_cisla_paralel

说明：16 bit switch input view in hexa format on 7seg display
<vylo> 在 2025-02-01 上传 | 大小：227kb | 下载：0

[VHDL编程] master_i2c

说明：主I2C程序，完成LED读写,寄存器读写-master_i2c verilog
<xuyi> 在 2025-02-01 上传 | 大小：518kb | 下载：0

[VHDL编程] testbench_learn

说明：自己写的一个移位寄存器的实例，该例子主要用来讲述verilog中的testbench的写作，以及在testbench中怎样使用task，以使仿真更加的高效简洁-Write your own instance of a shift register, which is mainly used to describe examples of verilog testbench writing, as well as how to use t
<雷> 在 2025-02-01 上传 | 大小：3kb | 下载：0

[VHDL编程] AD7470con

说明：该代码实现了AD转换芯片AD7470的控制，且已经通过试验验证，请放心使用-The code implements the AD converter chip AD7470 control, and has been verified by experiment, ease of use! ! !
<张旭晟> 在 2025-02-01 上传 | 大小：403kb | 下载：0

[VHDL编程] fengpingqi

说明：分频器，输入50MHz,可输出10KHZ，1KHZ，100Hz,10Hz,1Hz.-Divider, input 50MHz, can output 10KHZ, 1KHZ, 100Hz, 10Hz, 1Hz.
<nao> 在 2025-02-01 上传 | 大小：367kb | 下载：0

[VHDL编程] pdiv

说明：数控分频器的功能是，当在输入端给定不同的输入数据时，对于输入的时钟信号有不同的分频比。-The function of this divider is when different input data is available at the input,there is different divider ratio for clk.
<沈湛> 在 2025-02-01 上传 | 大小：29kb | 下载：0