[VHDL编程] lasted

说明：竞赛积分系统。可以计算必答题和抢答题的分数，并对其进行排名。-Contest scoring system. Can calculate the mandatory questions and grab answer scores, and its ranking.
<蒋维> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] IrDA_tx

说明：红外发送：用VerilogHDL硬件描述语言设计的红外发送代码，IRDA TX-VerilogHDL IRDA TX RTL source code
<zengshengjin> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] IrDA_rx

说明：红外接收：VerilogHDL 设计的红外接收代码 IRDA RX-VerilogHDL IRDA RX RTL Source code
<zengshengjin> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_generator

说明：时钟分频代码，PWM产生 RTL 源代码。-clock divider，PWM generator RTL Source Code
<zengshengjin> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：硬件描述语言设计的串口UART 接收源代码。-VerilogHDL UART RX RTL SOURCE CODE
<zengshengjin> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：硬件描述语言设计的串口发送源代码UART TX SOURCE CODE-Verilog HDL UART TX RTL SOURCE CODE
<zengshengjin> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] siweijishu

说明：verilog 四位十进制计数器 已经仿真正确-verilog four decimal counter
<water> 在 2025-02-01 上传 | 大小：292kb | 下载：0

[VHDL编程] shixukongzhi

说明：verilog 时序控制模块 做频率计时使用。-verilog timing frequency timing control module used to do.
<water> 在 2025-02-01 上传 | 大小：266kb | 下载：0

[VHDL编程] chengfaleijia

说明：verilog 乘法累加器 包括工程项目及仿真波形图-verilog multiplier-accumulator including the project and the simulation waveform
<water> 在 2025-02-01 上传 | 大小：580kb | 下载：0

[VHDL编程] LPM_RAM

说明：verilog 参数可设置调用模块RAM-verilog parameter can be set to call the module RAM
<water> 在 2025-02-01 上传 | 大小：143kb | 下载：0

[VHDL编程] pinlvji

说明：verilog 简易频率计的设置，包括整个工程-verilog simple frequency meter settings, including the entire project
<water> 在 2025-02-01 上传 | 大小：354kb | 下载：0

[VHDL编程] shizhong_xianshi

说明：使用Altera型FPGA的数字时钟，使用按键显示，具有调时计时功能-Using Altera FPGA-based digital clock, using the key display, with timing function when adjusting
<> 在 2025-02-01 上传 | 大小：685kb | 下载：0